tema a logic gates.doc

7/25/2019 Tema A logic gates.doc

1/35

TEMA AA.1 Clase de circuite integrate i familii tehnologice de CIN.A.2 Definire, Simoluri, !arametrii statici i dinamici.A." E#em!le de im!lementare a o!eratorilor $n familii tehnologice u%uale

A.1 Clase de circuite integrate i familii tehnologice de CIN

Circuitele integrate reprezint clasa tehnologic de circuite electronicerealizate monolitic n scopul miniaturizrii volumului ocupat i masei, consumuluiredus de putere, creterii fiabilitii i reproductibilitii parametrilor funcionali,

precum i pentru identificarea tipizat a unui set de parametrii funcionali cu unanumit tip de component microelectronic.

Circuitele integrate analogice (CIA sau AIC - Analog Integrated Circuits) suntcele care funcioneaz n regim de amplificare liniar, de semnal mic, clasele A, B defuncionare pentru elementele active, motiv pentru care se numesc i circuite integrate

liniare C!. Cele mai reprezentative grupe de circuite integrate analogice sunt"amplificatoarele operaionale # A$% regulatoarele liniare !Linear regulator% circuiteanalogice specializate 'AC #Functional Analog Integrated Circuits(.

Circuitele integrate numerice (CIN sau DIC - Digital Integrated Circuits)sunt cele care funcioneaz n regim de semnal mare, cu elemente active carefuncioneaz n comutaie electronic i n regim de impulsuri. )ntruc*t C+ suntfolosite cu precdere pentru implementarea realizarea( funciilor i sistemelor defuncii logice binare, combinaional sau secvenial, C+ se mai numesc i circuiteintegrate logice.

Primul circuit integrat logic a fost realizat n tehnologie RTL &esistor-ransistor !ogic(. )n /01 s#au brevetat operatori A+2, respectiv $& n tehnologieDTL2iode -ransistor !ogic(. )nlocuirea diodelor semiconductoare cu un tranzistormultiemitor i introducerea unui eta3 de ieire cu tranzistoare n contratimp a condusla o structur standardizat n /04 de compania Texas Instruments, sub numele defamilia logic& TT' -ransistor -ransistor !ogic( SN ()***+ )***. Aceastfamilie a dominat peste dou decenii aplicaiile cu circuite integrate logice bipolare.

Primul circuit integrat MOSa aprut n paralel cu --!, n /01 fiind brevetatde compania Fairchild, av*nd o densitate de integrare superioar tehnologiilor

bipolare. 2ezvoltarea aplicaiilor a fost nt*rziat de sensibilitatea ridicat acircuitelor 5$6 la sarcini i descrcri electrostatice, timpi de propagare relativ marietc. 2up brevetarea n /78 a familiei C5$6 CD)*** familiile logice 5$6 aunceput s se impun pe scar tot mai larg n aplicaii, devenind tehnologiadominant a prezentului i a viitorului apropiat n electronica uzual.

Tehnologia ICMOS, reprezint combinaia ntre avanta3ele de vitez de lucrui curent mare de ieire de la bipolare, cu densitatea mare de integrare i consumulmic de putere la C5$6, fiind promovat ncep*nd cu clasele de microprocesoare9entium ale companieiIntel.

Clasi!icarea CIN este o problem relativ dificil. 6unt prezentate n

bibliografie foarte multe criterii de clasificare.:n prim criteriu ia n considerare numrul de tranzistoare integrate pe

chip#capsul C, rezult*nd tabelul .


2/35

-abel

:n alt criteriu de clasificare, oarecum similar primului, ia n considerarenumrul de pori echivalente, pe baza crora C+ sunt clasificate conform tabelului 1.

-abel 1

9e msura perfecionrii tehnologiilor, circuitele integrate, ndeosebi celenumerice au evoluat prin creteri e;poneniale n densitatea de integrare icomple;itate, respectiv prin scderi sistematice i cvasiliniare ale timpilor de

propagare creteri corespunttoare ale frecvenelor ma;ime de lucru ale C(.Legea lui Moore, enunat dup /0


3/35

)n /7 a fost brevetat microprocesorul ntel 4884 de 4 bii, revoluion*nddomeniul sistemelor numerice. -ehnologiile disponibile n prezent au a3uns sdepeasc modul de g*ndire structural al proiectanilor de sisteme numerice.

)n figura A. sunt reprezentate principalele clase de circuite integrate"

Clasi!icarea structural" a sistemelor numericese face prin mprirea lor nordine de comple;itate, fiecrui ordin fiindu#i asociate anumite sisteme de funciilogice implementate, ca n tabelul .

-abel

9roporia dintre hard=are i soft=are scade sistematic odat cu cretereaordinului de comple;itate la sistemele numerice clasificate mai sus.


4/35

'amiliile tehnologice de circuite integrate logice se pot clasifica i selecta pentruaplicaii dup mai multe criterii astfel"

a( ti#ul de #urt"tori de sarcin"care sub influena polarizrilor dau cureniiprincipali prin porturile intrrile i ieirile( operatorilor logici" i!olare,uni!olare, hiride-mi#te%

b( num"rul de st"ri #osi$ile la intrri ieiri" dou& st&ri inar# Logic8+(, trei st&ri Three $tate Logic T$L 8++D starea de mareimpedan, c*nd nu intr i nu iese curent din operatorul logic(%

c( direc%ionalitatea circula%iei semnalelor" unidirecionale, de la intrare laieire% idirecionale, sub controlul logic al unei variabile binare de sensal circulaiei informaiei binare%

d( ni&elul de integrare uzual al C+ realizate" SSI, MSI, 'SI, /'SI,0'SI%

e( Puterea medie consumat" 'n curent continuu pe operator individual

poart logic( sau pe circuit integrat care grupeaz operatori logicisimilari din punct de vedere funcional% !9@ !o= 9o=er @ates p*n la< mE, 69@ # 6tandard 9o=er @ates p*n la


5/35

-abelul 4 continuare

Ti!ulconduciei

Denumirea familieitehnologice de CIN

Acronim

utereconsumat& static!e o!erator logic

m34

Tim! mediude !ro!agare

ns4

:nipolar

+ Channel 5$6 !ogic +5$6 rid Arra8 ac?age @>A, tehnologie de ncapsulare introdus

pentru C+ de comple;itate medie i mare, convertoareanalog#numerice, memorii &A5, microcontrolere, av*nd pinii dispuisub forma unei matrici cu 4 J 0 coloane i 4 J K linii pe aceeai parte aunei capsule de plastic, sau av*nd pinii dispui pe unul sau doucercuri concentrice, la ambaza unei capsule metal R plastic.

Clasa circuitelor integrate cu montare pe suprafaa plcii de cabla3 i lipire cu

soluie amestec solder Surface Mounted De


12/35

superior de tensiunea de alimentare i inferior de o valoare minim admis ispecificat pentru fiecare familie tehnologic n parte.

9rin convenie se consider ni


13/35

min 8 min min

! min 8! ma; ! ma;

% 2 2

% 2 2

=

= A.1.(

)n practic, la temperatur normal a mediului 1


14/35

)n convenia cuadripolar se consider cu semnul plus orice curent care intr n

cuadripol i cu semnul minus orice curent care iese din cuadripol.)n tabelul 8 sunt prezentate valorile curenilor specifici operatorilor logicipentru cele mai cunoscute dintre familiile tehnologice de C+.

-abelul 8

Denumirea !arametrului Notaie TT' standard CM9S standard

Curentul de intraren starea 8 logic

! ma; ,0 mA 8 nA

Curentul de intraren starea logic

ma; R 48 A R 8 nA

Curentul de ieiren starea 8 logic

$! ma; R 0 mA R mA L22P


15/35

)n cazul familiei --! standard rezult 18 % 8* LF& F&= = i ca urmare8LF& F&= = , adic ma;im 8 intrri de operatori --! se pot conecta n paralel la

ieirea unui operator --!, ceea ce reprezint o serioas limitare static deinterconectare i un dezavanta3 important n scheme de comple;itate mare.

)n cazul familiei C5$6 standard rezult


16/35

[ ]:62ICo

o

(C

'= A.1.0(

Caracteristica de transfer $n tensiuneeste forma grafic de reprezentare avariaiei tensiunii de ieire a operatorului funcie de variaia lent i continu a

tensiunii de intrare, ( )& Iu f u= .'orma acestei caracteristici este diferit pentru operatori logici simpli frinversare logic, Buffer, A+2, $&, ?$&(, respectiv pentru operatori logici cuinversare +$-, +A+2, +$&, +?$&(. Lalorile concrete ale nivelurilor de tensiunede intrare i de ieire depind de familia tehnologic n care este realizat operatorullogic i de valoarea tensiunii de alimentare.

2up cum se poate observa n figura A.< forma idealizat a caracteristicii L-Cpentru operatori logici simpli seamn cu litera V6W, iar forma idealizat acaracteristicii L-C pentru operatori logici cu inversare seamn cu litera VDW.

A.2." arametrii dinamici !entru o!eratori logici integrai

9arametrii dinamici pentru operatori logici, ca pentru orice alte circuiteelectronice, se refer la regimul de funcionare n curent alternativ sau n regim deimpulsuri i considerarea operatorilor logici conform cuadripolilor electriciechivaleni atunci c*nd se face analiza nt*rzierilor specifice.

rinci!alii !arametrii dinamici ai o!eratorilor logici sunt"# timpii de tranziie de fronturi( ai semnalelor la ieirea operatorului%

# timpii de propagare de nt*rziere( ntre tranziia intrrii i cea a ieiriioperatorului%# frecvena ma;im de lucru pentru operatorul logic%

0


17/35

# capabilitatea de ncrcare dinamic a ieirii operatorului%# puterea disipat de operatorul logic n regim dinamic%# puterea total disipat de operator%# factorul de merit al operatorilor logici.Tim!ii de tran%iie sunt timpii efectivi de front ai semnalului de la ieirea

operatorului. 6unt determinai de timpii de comutaie direct ai tranzistoarelor dinschema de ieire contratimp a operatorului logic i au ntotdeauna valori mai micidec*t timpii de propagare, la toate familiile tehnologice de C+.

-impii de tranziie sunt de regul negli3abili i nu sunt precizai n toatecataloagele de la productorii de C+.

-impii de tranziie i cei de propagare sunt prezentai n figura A.0, pentru unoperator cu inversare logic. )n figur se pot identifica pe diagrama semnalului deieire "

#timpul de tranziie din starea n starea 8, frontul descresctor la ieire, -!t ,

#timpul de tranziie din starea 8 n starea , frontul cresctor la ieire, -!t .T L* T *L

t t A.1.7(

Tim!ii de !ro!agare sunt timpii efectivi de nt*rziere ntre fronturile

semnalului de intrare i cele corespondente ale semnalului de la ieirea operatorului.2e regul se msoar ntre momentele atingerii valorilor medii ale semnalelor de laintrare i de la ieire.

)n figura A.0 se pot identifica"

#timpul de propagare din starea n starea 8 a ieirii, p!t %

#timpul de propagare din starea 8 n starea a ieirii, p!t .

'uncie de schema electric de principiu a operatorului logic timpii depropagare pot fi apro;imativ egali i invers proporionali cu valoarea tensiunii de

alimentare ca la familiile C5$6, respectiv pot fi inegali ca la familiile --! cup! p!t t> , situaie reprezentat i n figura A.0.

7


18/35

2e regul, pentru operatorii logici se determin un timp de propagare peoperator care poate reprezenta nt*rzierea introdus de acesta n circuitecombinaionale sau secveniale.

poteza cazului cel mai dezavanta3os presupune luarea n considerare atimpului de propagare cel mai mare, conform relaiei.

{ }ma; ma; %p p *L p L* p L*t t t t = A.1.K(poteza cazului cel mai apropiat de nt*rzierile msurate n practic presupune

luarea n considerare a timpului de propagare mediu, conform relaiei.

m ed 1

notp *L p L*

p p

t tt t

+= = A.1./(

;rec


19/35

)n mod analog se determin timpul de cretere a tensiunii de ieire p*n lanivelul 8,/< cu relaia"

( ) ( )

( ) ( )1

1

8 8ln ln

8,/ nivel logic (, tranzistorul iT

corespunztor va fi n regim activ invers, iar tranzistorul 1iT corespunztor va fi

saturat, ceea ce va determina o cdere de tensiune pe A/ care va asigura saturaia i

pentru 4T n contratimp cu AT blocat(. 9rin urmare, la ieire rezult nivel 8 logic"

$ CH sat -4 $! = .

2ac ambele intrri au i T < niveluri logice 8(, tranzistoarele .T i .1T vorfi n conducie, regim activ normal, iar tranzistoarele 1.T i 1.1T vor fi blocate, ceea ce

asigur blocarea ferm a 4T i funcionarea n regim activ, n vecintatea zonei de

saturaie a tranzistoruluiA

T . -ensiunea de ieire va corespunde nivelului logic.)n concluzie, este respectat n funcionare, relaia"

$ 1I I = +

2iodele , i 1, au scopul de a evitastrpungerea 3onciunilor B#H aletranzistoarelor de intrare prin aplicarea unor tensiuni negative pe intrri. Hle sedeschid pentru orice tensiune 8,0 LI .

A."." Scheme de reali%are a o!eratorilor logici NAND TT' Schott?8

Dioda Schott./, are o structur constructiv prezentat n figura A.(,diferit de a unei diode cu 3onciune 9+ clasic. !a contactul dintre metal aluminiu

14


25/35

sau platin( i semiconductor de tin n subdopat 0 A8 cm

,' (, se formeaz o

3onciune cu comportare asemntoare cu a unei diode 9+.

'ig. A.,ioda $chott6#

9rincipalul avanta3 al diodei 6chottFG const n faptul c, la polarizare direct,electronii asigur conducia at*t n metal c*t i n semiconductorul n, adic numai

purttorii ma3oritari contribuie la formarea curentului. Absena purttorilor minoritarii deci a sarcinii stocate, face ca n regim de comutaie, timpul de stocare asociat cunecesitatea de a elimina sarcina minoritar stocat( s scad foarte mult i astfelcrete viteza de comutaie a diodei.

Cderea de tensiune pe dioda 6chottFG polarizat direct, depinde numai detipul de metal utilizat. 9entru platin, metal folosit uzual n circuitele logice, cdereade tensiune este de 8,4L,$ .

Tran0istorul Schott./, se obine uor prin e;tinderea contactului bazei astfelnc*t s acopere i o poriune din colector. 6e formeaz n acest fel o diod 6chottFGntre matal i semiconductorul n# al colectorului, diod care din punct de vedereelectric este conectat este conectat n paralel cu 3onciunea colector#baz.

'ig. A.4 Tranzistor $chott6#

H;istena diodei 6chottFG are un du$lu e!ect"a( nu permite tranzistorului bipolar, -B, s se satureze. C*nd 3onciunea BC a -B

devine polarizat direct i se a3unge la o tensiue de 8,4 L, dioda 6chottFG intrn conducie i nu mai permite creterea tensiunii nc*t s se ating 8,7 L, c*t ar

fi necesar pentru saturarea diodei semiconductoare BC. )n acest fel, -B rm*nen regim activ normal, la limita de saturaie av*nd o cdere de tensiune8, L

C) . 9rin prevenirea strii de saturaie a -B, acesta va avea un timp decomutaie invers mult mai mic se elimin timpul de nt*rziere de saturaie#saturation delaG time(.

b( 2ioda 6chottFG, nsi comut direct foarte rapid, stimul*nd i comutareadirect a tranzistorului bipolar.6chema electric de principiu a operatorulu +A+2 --! seria 6H este

prezentat n figura A.


26/35

'ig. A.< &peratorul 'A', TTL $chott6#

'a de seria standard, se evideniaz urmtoarele 1 modi!ic"ri"( -oate rezistenele au valori mai mici, ceea ce asigur valori cureni mai mari

pentru evacuarea sarcinilor stocate n 3onciuni i n felul acesta reducerea

timpilor de comutaie i creterea vitezei de lucru a circuitului. Aceastmodificare atrage ns dou consecine negative"# puterea disipat de poarta --! 6chottFG este cam de dou ori mai mare fade poarta --! standard%

#curentul de intrare !este de asemenea mrit o intrare 6chottFG echivaleazcu dou intrri standard(. 6e modific 'an#$ut la o interfa --! standard#--! 6chottlG.

1( -oate tranzistoarele folosite e;cepie -( i diodele de limitare de la intrare suntde tip 6chottFG. 2eoarece -este al doilea tranzistor al unui monta3 2arlingtoni nu a3unge s fie saturat, el nu este necesar s fie 6chottFG.

( -ranzistorul - i dioda 2 de la varianta standard, sunt nlocuite cu monta3ul2arlington realizat cu -


27/35

'ig. A.0 Circuitul 'A', Ad7anced $chott6#


28/35

9entru conectarea mai multor ieiri la acelai circuit magistral( s#au realizatdou tipuri de circuite --!" operatori cu colector n gol i operatori cu ieiri care potavea trei stri three#state" 8, , mare impedan #igh D(.

6chema de principiu a operatorului +A+2 cu colector n gol i modul decablare a unei linii de magistral sunt prezentate n figura A.K.

'ig. A.K,etalii pri7ind operatorii 'A', open colector .C, 459)

'uncionarea schemei este similar cu cea a schemei operatorului --!standard.

2ac se conecteaz mpreun dou ieiri de operatori --! standard, c*ndambele ieiri sunt simultan la 8 logic, sau simultan la logic, circuitul funcioneazcorect. C*nd o ieire se afl n 8 i cealalt n , se realizeaz situaia unui consumfoarte mare de la sursa de alimentare, -din dreapta este practic pus la mas prin -4

din st*nga, ceea ce nseamn trecerea unui current mare 48 mA(, limitat numai dedioda de ieire i 4 8/ = . Crete puterea consumat, se altereaz nivelurile logicei tranzistoarele de ieire ale operatorilor se pot distruge prin ambalare termic.

$peratorii cu colector n gol funcioneaz numai dac li se monteaz rezistende sarcin e;tern pentru tranzistorul de ieire -4.

Laloarea ma;im pentru &e;t se determin din condiia asigurrii nivelului

logic minim 8min .

al 8 min

e;tma;

8

) /

n I m I

=

+ n care" # n este numrul operatorilor cuplai cu ieirile la linia magistral% # meste numrul intrrilor de operatori logici cuplate la linia de magistralLaloarea minim pentru &e;t se determin din condiia asigurrii nivelului

8!ma; , c*nd cel puin o ieire este n stare 8 logic.

al 8! ma;

e;tmin

8! !

) /

I m I

=

9entru transformarea unui operator cu colector n gol singular n operator cu

funcionare similar cu configuraia standard, trebuie respectat condiia"

1K


29/35

al

e;t

8!

)/

I

De0a&anta2ele circuitului cu colectorul 'n gol"# impedan de ieire mare n starea ! la ieire%

# fronturi i timpi de propagare mari, mai ales la pL*t

%# imunitate sczut la zgomot i necesit o rezisten e;tern circuituluiintegrat, calculabil de fiecare dat n funcie de condiiile de lucru.

A.".F Scheme de reali%are a o!eratorilor NAND TT' cu ieiri "-state

6chema electric de principiu a inversorului cu ieiri #state este prezentat nfigura A./.

'ig. A./ $cheme de principiu pentru in7ersor TTL cu ie:iri 9;state

nversorul figurat simbolic are intrarea de validare H+AB!H( activ pe 8logic, i pentru 8)= se comport ca un inversor --! standard.

2ac )= , atunci tranzistorul -va avea un emitor la potenial mai mic dec*t

-,4 L = i dioda 2Hva avea catodul la un potenial mai mic dec*t anodul fiind

polarizat direct, va conduce(. -va fi saturat, -1blocat, -4blocat. 2e asemenea, -va fi blocat datorit untrii potenialului bazei sale de ctre dioda 2 Hcare conduce.Ca urmare, la ieire se va asigura starea de mare impedan, c*nd nu iese curent i nuintr curent prin ieirea operatorului #state.

2ac 8)= , atunci -va avea regimul de funcionare determinat de intrarea de

date +, iar dioda 2Hva fi blocat. 2ac ( ) i TI' = > , atunci -va fi n regimactiv invers, asigur*nd saturaia -1, care va determina saturarea -4i blocarea -. !aieire se obine 8 8! = , adic inversarea valorii logice de la intrare.

Circuitele cu ieiri #state conectate la magistrala de date, care nu sunt activatela un moment dat, trebuie s prezinte la ieiri starea de mare impedan, asigurat

prin aplicarea )= .A&anta2ele o#eratorilor cu ie*iri cu 3 st"ri4

# permit cuplarea n paralel a ieirilor, fr dezavanta3ele operatorilor cu colector n gol%

# ofer o impedan mic de ieire, n 8 logic i logic,# nu au nevoie de rezisten e;tern de sarcin%# n starea de mare impedan nu ncarc 'A+#$:- la circuitele cu care sunt cuplai.

1/


30/35

A.".F Scheme de reali%are a o!eratorilor II' @I2'

Aceast tehnologieI+L .Integrated In


31/35

nversorul C5$6 este realizat cu dou tranzistoare complementare 5$6 cucanal indus, realizate pe acelai substrat, conform schemei din figura A.11.

Ambele tranzistoare sunt comandate pe gril i funcioneaz pe r*nd caamplificator i respectiv ca sarcin activ. )n strile logice stabile la ieire, unul dintranzistoare conduce saturat iar cellalt este blocat, astfel nc*t consumul static de la

sursa de alimentare este practic negli3abil.

'ig. A.11In7ersorul logic C%&$)n figur sunt reprezentate caracteristicile de transfer pentru tranzistoatele

5$6, n care sunt evideniate tensiunile de prag de strangulare a canalelor de

conducie,'

T , respectiv

(T

.

9entru 8iu = rezult ' '-$T T u < , deci -+este blocat.

' (-$ al T

u ) > , ceea

ce arat c tranzistorul -9va fi saturat. 9rin urmare al $& ,,u ) 0 = = .

2ac inversorul C5$6 are ca sarcin intrri C5$6, atunci sarcina va aveanatur capacitiv i are influene severe asupra comportrii dinamice.9entru a preveni strpungerea tranzistoarelor 5$6 din cauza nivelurilor

necorespunztoare standardului C5$6 aplicate la intrare, sau din cauza acumulrii

sarcinilor electrostatice n capacitatea de intrare ( )


32/35

'ig. A.1In7ersor C%&$? a caracteristica de transfer> b caracteristica de consum

9entru regiunea AB" 8,i T

u , -+va fi blocat, iar -9saturat. La rezulta"

8 alou )= .

)n regiunea BC" , 1i T al u 2 )

, -+ se va debloca, iar -1 este nc nsaturaie. La rezulta" ( )al 1 ,& T al u ) ) + .

)n regiunea C2, ambele tranzistoare sunt n saturaie.9entru regiunea 2H, tranzistorul -9iese din saturaie, iar -+este saturat.Corespunztor regiunii H', tranzistorul -+este saturat, iar -9este blocat. La

rezulta" 8ou .+ivelul de tranziie la operatori C5$6 este cel determinat n regiunea C2,

adic 1 1T C%&$ al ,, ) 0= = .

9e principiul de realizare a inversorului C5$6, s#au realizat i schemele altoroperatori. 6chemele de principiu pentru operatorii +A+2 i +$& sunt prezentate nfigura A.14.

&ealizrile practice ale operatorilor logici, folosesc variante de implementaremai complicate ca s reduc valorile capacitilor de intrareieire, folosindinterfaarea prin inversoare C5$6 a intrrilor i ieirilor.

1


33/35

'ig. A.14 &peratori 'A', :i '&/ @n tehnologie C%&$

)n tehnologie C5$6 este realizat i un operator bidirecional care permitecuplarea pe magistrale, av*nd intrare i ieire cu stri. Acest operator este #oarta detransmisie CMOS

Acest circuit permite transmiterea unui nivel logic ntre intrare i ieire numain prezena unui semnal de validare sau a unui impuls de tact. 9oarta este construitdin dou tranzistoare 5$6 cu canal indus unul cu canal + i cellalt cu canal 9( iun inversor C5$6 pentru aplicarea semnalului de validaretact, notat T. 6chema de

principiu este prezentat n figura A.1


34/35

Recomand"ri 'n utili0area circuitelor CMOS4# intrrile neutilizate nu se las n gol. -oate intrrile neutilizate se cupleaz la

L22, sau la mas dup caz, pentru a nu afecta funcionarea logic pe celelalte intrri.# cuplarea pe magistrale a circuitelor C5$6 se face folosind porile de

transmisie sau folosind circuite C5$6 special proiectate i echivalente cu circuite cu

trei stri soluia preferat(%# sursa de alimentare trebuie s asigure L minim i K L ma;im.# +iciodat ieirile operatorilor logici nu se conecteaz direct la mas sau 022.

A.".G Interfaarea o!eratorilor CM9S-TT'

nterfaarea circuitelor din familii logice diferite constituie o problem deanaliz a capabilitilor de ncrcare a ieirilor. Circuite de comand i circuitecomandate pot fi --! i C5$6, sau invers.

entru interfaare toate circuitele CM9S i TT' se alimentea%& la H/.

C*nd circuitele --! trebuie s comande circuite C5$6 alimentate dintr#osingur surs de alimentare de C%&$;intrare

6e poate crete nivelul de ieire n stare igh al circuitului --! utiliz*nd orezisten conectat ntre ieire i Lcc, ca n figura urmtoare.

'ig. A.1KInterfa TTL;C%&$

Lalorile recomandate pentru rezistena e;tern suplimentar pentru diferitefamilii --!, sunt date n tabelul urmtor.

!a interfaa C5$6#--!, cerina de baz este ca ieirea C5$6 s poatabsorbi un current sufficient n stare 8 logic la ieire, la o tensiune ma;im de ieire

de 8,4L. Av*nd n vedere c,0mA

ILTTL

I =i

1mA&LC%&$

I =rezult c o astfel decone;iune are 'A+ $:- P, ca n figura A.1/.

4


35/35

'ig. A.1/Interfa C%&$;TTL

tema a logic gates.doc

Documents