TEM PROIECT Nr

TEM PROIECT Nr.4

Un circuit logic combinaional este definit de urmtoarea funcie logic boolean:

f FCD (x1, x2, x3, x4) = P0+P2+P5+P8+P10+P15 i la care combinaiile P7 i P13 sunt indiferente.Se cere:

a) S se exprime funcia f boolean cu FCC (forma canonic conjunctiv), tabel de adevr i diagram Karnaugh.

b) S se obin ambele forme minime (disjunctiv i conjunctiv) ale funciei logice, utilizndu-se metoda diagramelor Karnaugh; se va obine, de asemenea forma minim disjunctiv pentru funcia f i prin metoda metoda Quine-McCluskey.

c) S se implementeze funcia logic, numai cu pori logice I-NU (porile logice sunt realizate n tehnologia TTL).

d) S se implementeze funcia logic, numai cu pori logice SAU-NU (porile logice sunt realizate n tehnologia CMOS).

e) S se implementeze funcia logic cu MUX-uri de 2, 8 respectiv 16 ci (circuitele sunt realizate n tehnologia .........).

f) S se implementeze funcia logic cu DMUX-uri de 4, 8 respectiv 16 ci i pori logice I-NU n prima variant, respectiv I n a doua variant (toate circuitele sunt realizate n tehnologia .........).

g) S se calculeze timpii de propagare intrare-ieire, pentru toate schemele logice obinute.

h) S se calculeze puterile disipate pentru toate schemele logice obinute.

i) S se compare soluiile de implementare obinute.

j) Se va face analiza, prin simulare, a tuturor schemelor logice obinute utilizndu-se pachetul de programe OrCAD.

Pe schemele logice obinute se vor specifica tipul i gradul de utilizare al fiecrui circuit integrat.