cn_c6.pdf

1

Capitolul III Circuite numerice

3.1 Funcţii logice şi tipuri de porţi logice

Circuitele digitale reprezintă informaţia folosind două nivele de tensiune. În scopul notării celor două nivele se utilizează variabile binare, denumite prin convenţie „1” şi „0”. Acestor variabile binare li se asociază înţelesul de „adevărat” şi „fals”, fiind denumite şi variabile logice. Funcţiile având ca argumente variabile binare sunt denumite funcţii logice sau funcţii booleane. În tabelul 3.1 sunt prezentate funcţiile logice elementare şi valorile logice pe care le iau în funcţie de variabilele binare de intrare.

Tabelul 3.1 Tabelul de adevăr pentru diverse funcţii logice elementare

A B NOT(A) NOT(B) AND NAND OR NOR EXOR EQUAL A->B B->A NOT(A->B) NOT(B->A)

0 0 1 1 0 1 0 1 0 1 1 1 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 1 0 0

Observaţie: Cu funcţiile logice AND, NOT şi OR se poate exprima orice altă funcţie logică. De exemplu se poate verifica uşor din tabelul 3.1 că:

NAND(A,B)= NOT(AND(A,B)) şi că EXOR(A,B)= OR(AND(NOT(A),B), AND(A,NOT(B))) Porţile logice implementează funcţiile logice prelucrând variabilele binare de intrare şi furnizând la ieşire rezultatul. În figura 3.1 sunt prezentate simbolurile grafice associate unor porţi logice elementare şi diagramele de timp ale ieşirilor corespunzător combinaţiilor logice ale variabilelor de intrare.

Fig. 3.1 Reprezentările grafice ale porţilor logice şi diagram de timp a semnalelor de ieşire

Pentru funcţiile logice AND, OR şi NOT se mai utilizează şi simbolurile , + şi respectiv ‘.

Identităţile de bază ale algebrei booleane sunt prezentate în tabelul 3.2. Prin schimbarea într-o expresie logică a funcţiei AND cu OR şi a valorilor “0” cu “1” se obţine o expresie duală. Principiul dualitaţii stabileşte că dacă F1 şi F2 sunt două expresii Booleane atunci: F1=F2 este echivalent cu dual(F1)=dual(F2), unde dual(F) este funcţia duală a lui F. De exmplu:

A+A B=A => A (A+B)=A A+A’ B=A+B => A (A’+B)=A B

Teorema consensului: X Y+Y Z+X’ Z=X Y+X’ Z

DR

AFT

MA

NU

SC

RIP

T

2

Demonstraţie: X Y+Y Z+X’ Z=X Y+(X+X’) Y Z+X’ Z= X Y+X Y Z+X’ Y Z+X’ Z= X Y (1+Z)+X’ Z (Y+1)= X Y+X’ Z Dual: (X+Y) (Y+Z) (X’+Z)=(X+Y) (X’+Z) Tabelul 3.2 Identităţile de bază ale algebrei Booleane

3.2 Tehnologii de implementare a porţilor logice 3.2.1 Logica cu diode (DL)

În logica cu diode pot fi implementate doar porţile logice OR şi AND. Configuraţia circuitelor este prezentată în figura 3.2.

Fig. 3.2 Poarta logică OR şi respective AND în logica DL

Această logică este utilizată pe scară largă, dar nu în tehnologia circuitelor integrate. În plus, valoarea semnalelor logice se degradează în funcţie de numărul porţilor prin care trece semnalul. Pentru a se compensa acest lucru, circuitul se modifică pentru a permite ridicarea nivelului tensiunii, figura 3.3.

Fig. 3.3 Compensare nivelului tensiunii la poarta AND în logica cu diode

Când la intrarea uneia dintre diodele D1 sau D2, VA= 0V sau VB= 0V atunci Vx=0,7V şi dioda D3 este blocată, fâcând ca VOUT= 0V. Când la intrarea ambelor diode D1, D2 intrările sunt VA=VB=5V, atunci ieşirea VOUT este:

)21()7,0(2

RRVCCRVOUT

+−

=

(3.1)

3.2.2 Logica diodă transistor (DTL)

În această logică este utilizat şi tranzistorul în regimurile de funcţionare blocat/saturat, pentru a permite implemetarea funcţiei NOT. Prima variantă de implementare este prezentată în figura 3.4. Dacă uneia din diodele de intrare i se aplică o tensiune de 5V, tranzistorul se saturează şi la ieşire VOUT este aproximativ 0V. Dacă ambele intrări sunt la 0V, tranzistorul este blocat şi la ieşire VOUT=VCC.

1. X+0=X 2. X+1=1 3. X+X=X 4. X+X’=1 5. (X’)’=X

X 1=X X 0=0 X X=X X X’=0

6. X+Y=Y+X 7. X+(Y+Z)=(X+Y)+Z 8. X(Y+Z)=X Y+X Z 9. (X+Y)’=X’ Y’

X Y=Y X X (Y Z)=(X Y) Z X+(Y Z)=(X+Y) (X+Z) (X Y)’=X’+Y’

comutativitate asociativitate distributivitate DeMorgan

DR

AFT

MA

NU

SC

RIP

T

3

Fig. 3.4 Poartă logică NOR în tehnologia DTL

Fig. 3.5 Variante NAND îmbunătăţite ale porţii DTL

În varianta îmbunătăţită se introduc diodele D3 şi D4, care asigură blocarea tranzistorului Q1 când la una din intrările circuitului se aplică 0V. În plus rezistenţa R3 reprezintă o cale de descărcare a sarcinii acumulată în baza tranzistorului ceea ce micşorează timpul de comutaţie din starea saturat blocat (TPLH). În variant 3.5 b, corespunzătoare seriei DTL 930, diode D3 se înlocuieşte cu tranzistorul Q1, ceea ce măreşte curentul de comandă în baza tranzistorului Q2 şi implicit curentul său de collector. Avantajul acestui lucru se referă la numărul de circuite pe care poarta le poate comanda (Fan out-ul circuitului).

3.2.3 Logica tranzistor-tranzistor (TTL)

Realizarea porţilor DTL în manieră integrată conduce la ocuparea unei suprafeţe mari a chip-ului cu circuitul de intrare cu diode, figura 3.6a. Ca o alternativă s-a utilizat un tranzistor multi-emitor, figura 3.6b, ceea ce conduce la o utilizare mult mai eficientă a ariei chip-ului.

Fig. 3.6 Diodele de intrare ale porţii DTL a) şi tranzistorul multi-emitor echivalent b). poarta logică TTL de bază c).

În figura 3.6c este prezentată configuraţia de bază a unei porţi TTL de tip NAND cu trei intrări. Pentru cazul în care la oricare din intrările VA, VB, VC se aplică 0V, tranzistorul Q1 este saturat, iar tranzistorul Q2 blocat. În cazul în care VA=VB=VC=5V, tranzistorul Q2 este saturat şi la iesire se obţine VOUT aproximativ 0V.

În figura 3.7 se prezintă diferite îmbunătăţiri ale porţii TTL. Varianta din figura 3.7a, înlocuieşte dioda cu tranzistorul Q2, ceea ce măreşte viteza de lucru a porţii prin descărcarea mai rapidă a sarcinii stocate în tranzistorul multi emitor. Varianta din figura 3.7b include un circuit activ de ridicare a nivelului tensiunii de ieşire, tranzistorul Q3. Prin utilizarea acestui tranzistor, când ieşirea este zero, tranzistorul Q3 este blocat, minimizându-se energia disipată de circuit şi mărindu-se capacitatea de comandă pe ieşire. Varianta din figura 3.7c este denumită „totem-pole”, asigurând un grad înalt de sigurantă în funcţionare. Astfel, când ieşirea trece din 0 în 1 logic, tranzistorul Q2 comută în starea blocat înaintea tranzistorului Q4. Q3 începe să conducă când: VC2=VCE4+VD+VBE3. Rezistenţa R3 limitează valoarea curentului prin Q3.

a) b)

a) b) c)

DR

AFT

MA

NU

SC

RIP

T

4

Fig. 3.7 Variante ale porţii TTL

În figura 3.8a este prezentată structura clasică a porţii TTL NAND din seria 74, iar în figura 38b structura clasică a porţii TTL Low Schottky, seria 74LS.

Fig. 3.8 Porţile TTL NAND din seria 74 a) şi 74LS b)

Fig. 3.9 Poarta TTL cu trei-stări

O opţiune de realizare a porţilor TTL ia în considerare înlăturarea tranzistorului Q3 din etajul „totem-pole”. Varianta este justificată de faptul că etajul „totem-pole” nu permite legarea împreună a mai multor circuite TTL, această manevră conducând la distrugerea porţii. În cazul porţii cu colectorul în gol, figura 3. , pentru funcţionarea circuitului se montează în exterior o rezistentă la VCC.

Fig. 3.10 Poarta neinversoare cu colectorul în gol

a) b) c)

a) b)

DR

AFT

MA

NU

SC

RIP

T

5

Familia TTL cuprinde pe lângă seria standard, seria TTL rapidă, seria TTL de putere redusă,

seria TTL Schottky. Setia TTL rapidă are timpi de propagare mai mici, putere consumata mai mare, tPLH = 5,9ns, tPHL = 6,2ns, tP = 6ns şi puterea consumată PC = 22mW. Creşterea vitezei s-a făcut pe baza scăderii valorii rezistenţelor, ceea ce a determinat încărcare şi descărcare mai rapidă a capacităţilor interne şi timpi de propagare mai mici. În acelaşi timp, micşorându-se rezistenţele curenţii sunt mai mari şi putere consumată creşte. Seria TTL de putere redusă, PC = 1mW, a rezultat prin mărirea valorilor rezistenţelor ceea ce a dus la micşorarea valorilor curenţilor de încărcare-descărcare. Timpii de propagare au crescut: tPLH = 35ns, tPHL = 31ns, tP =33ns. Seria TTL Schottky a fost introdusă pentru mărirea vitezei de comutare. Tranzistoarele Schottky se realizează din tranzistoarele obişnuite, la care se adaugă în paralel cu joncţiunea bază-colector o diodă Schottky. Dioda Schottky prezintă timpul de stocare cel mai mic şi în plus, aceasta va prelua din circuitul bazei o parte din current. În acest fel condiţia de saturaţie a tranzistorului (IB·ßmin > IC) nu poate fi satisfăcută şi se evită intrarea în saturaţie a tranzistorului. Timpul de comutare al acestei serii este de aproximativ 3ns.

3.2.4 Logica CMOS

Logica CMOS este o tehnologie mai nouă, bazată pe utilizarea tranzistoarelor MOS complementare la care consumul este foarte mic. Deasemenea, tensiunea de alimentare a acestor circuite poate varia într-o gamă largă (3- 15V). Porţile CMOS se bazează pe circuitul inversor, prezentat în figura 3.11, compus din două tranzistoare MOSFET unul cu canal N la care sursa este pusă la masă şi unul cu canal P, la care sursa este pusă la tensiunea de alimentare.

Fig. 3.11 Poarta inversoare în tehnologie CMOS

Funcţionarea circuitului este următoarea: când intrarea A este la 0 logic, tranzistorul M1, MOSFET cu canal N este nepolarizat şi ca urmare canalul este blocat. Tranzistorul MOSFET cu canal P, M2 este polarizat, canalul având o rezistenţă de 200 şi conectând tensiunea de alimentare la ieşirea circuitului. Când intrarea este la 5V, tranzistorul M1 este polarizat direct şi M2 este blocat, fâcând ca ieşirea circuitului să fie la masă. Acest concept poate fi extins pentru a se realiza şi alte tipuri de porţi precum cele NOR sau NAND, figura 3.12.

Fig. 3.12 Circuitele NOR şi NAND în tehnologie CMOS

3.2.5 Logica ECL (Emitor coupled transistor – Tranzistori cuplaţi în emitor)

Tehnologia ECL se bazează pe utilizarea unui amplificator diferenţial cu intrări multiple şi pe repetoare pe emitor pentru ajustarea nivelelor logice. Ca rezultat nici unul dintre tranzistoare nu intră în regimul de saturaţie sau blocare. Tranzistoarele rămîn în regimul active pe tot timpul funcţionării circuitului, ceea ce îi conferă tehnologiei o viteză foarte înalt de lucru. Schema din figura 3.13 reprezintă un circuit particular de tip OR/NOR din seria MOTOROLA 1000/ 10000 a dispozitivelor MECL.

a) b)

DR

AFT

MA

NU

SC

RIP

T

6

Fig. 3.13 Poartă logică în tehnologia ECL

Tensiunile standard ale circuitului sunt VEE=-5,2V şi masa VCC. Intrările nefolosite sunt puse la VEE. Circuitul de polarizare format din tranzistorul Q8 împreună cu rezistenţele şi diodele, pot comanda orice număr de porţi într-un singur circuit integrat. Circuitele integrate tipice includ porţi cu două intrări, trei întrări sau patru intrări. Diferenţa dintre porţi constă doar în numărul tranzistoarelor de intrare, un singur circuit de polarizare deservind toate porţile. Variaţia tensiunii de ieşire este de numai 0,85V, de la valoarea corespunzătoare lui 0 logic de -1,6v la valoarea corespunzătoare lui 1 logic de -0,75V. Circuitul intern de polarizare asigură o tensiune fixă de -1,175V, pentru polarizarea amplificatorului diferenţial. Dacă toate intrările sunt la -1,6V (sau legate la VEE), tranzistoarele de intrare vor fi blocate şi numai tranzistorul din amplificatorul diferential intern va conduce. Aceasta reduce tensiunea de bază a tranzistorului de ieşire OR, scăzund ieşirea la -1,6V. În acelaşi timp, nici un transistor de intrare nu afectează tensiunea de bază a tranzistorului ieşirii NOR, aşa încât ieşirea sa este în -0,75V. Aceasta este tensiunea emitor-bază VBE a tranzistorului însăşi. Când una dintre intrări creşţe la valoarea de -0,75V, acel transistor injectează current de emitor, ceea ce face ca ieşirea să basculeze. Schimbările de tensiune din interiorul circuitului sunt mici şi sunt dictate de tensiunile bază-emitor VBE ale tranzistoarelor implicate, atunci când sunt în starea “on”. De o importanţă mare este curentul care circulă prin tranzistoare faţă de precizia tensiunilor implicate. Din acest mottiv, tehnologia mai este denumită Current Mode Logic (CML). Dezavantajul circuitului este legat tocmai de valoarea mare a curenţilor absorbiţi de la sursă ceea ce conduce la o putere disipată semnificativă ce determină cantităţi semnificative de căldură disipate.

3.3 Parametrii circuitelor logice integrate

Caracteristica statică de transfer este definită ca variaţia tensiunii de ieşire funcţie de tensiunea de intrare în curent continuu, figura 3. . Nu se poate defini o valoare de tensiune unică pentru nivelul logic ‘1’, respectiv ‘0’ . Fiecărei variabile de intrare sau de ieşire îi vor fi asociate două intervale (domenii, benzi) de tensiune: permise, şi respectiv garantate.

Figura 3.14 Caracteristica de transfer a unei porţi logice

Semnificaţia variabilelor este: VIL Min - nivelul de tensiune minim pentru ‘0’ logic la intrare; VIL Max -

nivelul de tensiune maxim pentru ‘0’ logic la intrare; VIH Min - nivelul de tensiune minim pentru ‘1’ logic la

DR

AFT

MA

NU

SC

RIP

T

7

intrare; VIH Max - nivelul de tensiune maxim pentru ‘1’ logic la intrare; VOL Min - nivelul de tensiune minim pentru ‘0’ logic la ieşire; VOL Max - nivelul de tensiune maxim pentru ‘0’ logic la ieşire; VOHmin - nivelul de tensiune minim pentru ‘1’ logic la ieşire ; VOH Max - nivelul de tensiune maxim pentru ‘1’ logic la ieşire. Deasemenea, I şi O au semnificaţia: I - (input) intrare, O – (output), ieşire şi respectiv L şi H, L – (low), nivel logic ‘0’, H - (high), nivel logic ‘1’. Pentru un anumit circuit valorile particulare se găsesc în catalog. De exemplu pentru seria 54/ 74 acestea sunt date în tabelul 3.3.

Tabelul 3.3 Caracteristicele de curent continuu ale seriei TTL 54/ 74

Marginile de imunitate la perturbaţiile statice (Marginea de zgomot) este valoarea maximă a

tensiunii perturbatoare, care însumată cu semnalul util aplicat la intrare, în cazul cel mai defavorabil, nu influenţează negativ nivelul de tensiune de la ieşire (comportarea circuitului). Marginea tipică (garantată) de imunitate la perturbaţii pentru o stare logică este diferenţa dintre nivelul de tensiune tipic (garantat) la ieşirea circuitului de comandă şi nivelul cel mai defavorabil al tensiunii pe care circuitul comandat îl mai acceptă la intrare, pentru menţinerea la ieşire a stării dorite.

Fig. 3.15 Pentru starea logică ‘0’: ML=VILmax-VOLmax, iar pentru starea logică ‘1’: MH=VOHmin-VIHmin

Tabelul 3.4 Nivelele logice minime ale familiei TTL

Familia TTL

Seria militară (-55 … +125°C) Seria comercială (0 … 70°C) Unitatea de

masură VIL VIH VOL VOH VIL VIH VOL VOH

TTL Standard TTL 9000, 54/74 0,8 2.0 0,4 2,4 0,8 2.0 0,4 2,4 V

HTTL TTL de viteză 54/74H 0,8 2.0 0,4 2,4 0,8 2.0 0,4 2,4 V

LPTTL TTL de putere mică 93L00 0,7 2,0 0,4 2,5 0,8 2,0 0,5 2,7 V

STTL Schottky TTL 54/74S, 93S00 0,8 2,0 0,5 2,5 0,8 2,0 0,5 2,7 V

LSTTL TTL Schottky de putere mică 54/ 75LS

0,7 2,0 0,4 2,5 0,8 2,0 0,5 2,5 V

DR

AFT

MA

NU

SC

RIP

T

8

Capacitatea de încărcare a circuitelor logice. Definirea factorului de încărcare la intrare (FI –

fan-in) şi a factorului de încărcare la ieşire (FO – fan-out), se face plecând de la valorile curenţilor corespunzători tensiunilor limită admise la intrare, respectiv tensiunilor limită garantate la ieşire, pentru cazul cel mai defavorabil: IIL, IIH, IOL şi IOH. În cadrul oricărei familii de circuite integrate se defineşte elementul fundamental (poarta fundamentală) a familiei, iar valorile caracteristice capacităţilor de încărcare ale celorlalte circuite se exprimă ca multipli ai caracteristicilor elementului de bază. Pentru curenţi se consideră următoarea convenţie: curenţii care intră în circuit sunt consideraţi pozitivi şi cei care ies negativi. Astfel, pentru circuitele din familia TTL, IIL=-1,6mA, IIH=40 A, IOL=16mA şi IOH=-400 A. Parametrii de încărcare a intrării şi ieşirii sunt normalizaţi la următoarele valori:

1 sarcină TTL de încărcare = 40 A în starea logică 1 şi 1 sarcină TTL de încărcare = -1,6 mA în starea logică 0.

Fig. 3.16 Factorul de încărcare la o poartă TTL standard

La interconectarea circuitelor logice dintr-o familie trebuiesc respectate următoarele relaţii corespunzătoare cazurilor de funcţionare cele mai defavorabile:

∑=

≥1

,i

nILOL II ∑

=

≥1i

nIHOH II

(3.2)

Fan-in (FI) este un termen ce defineşte numărul maxim de intrări digitale pe care o singură poartă le poate accepta şi se calculează ca numărul N (N>1) de intrări standard cu care este echivalentă intrarea respectivă: FI=N. De exemplu pentru poarta 7400, care are IIL=1,6mA şi IIH=40 A este specificat ca având un factor de încărcare la intrare de 1U.L. (denumit şi un fan-in de 1 sarcină). Poarta 74LS95 are IIL=0,8 mA şi IIH=40 A are un fan in:

..5,0

6.18,0 LUmAmAFIL == şi ..1

4040 LU

AAFIH ==

μμ

(3.3)

Poarta 74LS400, care are IIL=0,4mA şi IIH=20 A are un fan in:

..25,0

6.14,0 LUmAmAFIL == şi ..5,0

4020 LU

AAFIH ==

μμ

(3.4)

Fan-out (FO) este o noţiune ce defineşte numărul maxim de intrări digitale pe care le poate comanda o singură poartă. Se calculează cu următoarele relaţii:

),min(,, HL

IH

OHH

IL

OLL FOFOFO

II

FOII

FO =⎥⎥⎦

⎤

⎢⎢⎣

⎡=

⎥⎥⎦

⎤

⎢⎢⎣

⎡=

(3.5)

Aplicând aceste relaţii pentru poarta standard TTL 7400, pentru care IOL=16mA şi IOH=-400 A, se obţine:

a) b)

DR

AFT

MA

NU

SC

RIP

T

9

..10

6.116 LU

mAmA

II

FOIL

OLL === , ..20

40800 LU

AAFOH ==

μμ , ..10),min( LUFOFOFO HL == (3.6)

Într-un alt exemplu, pentru cazul circuitului 74LS00 care are IOL=8 mA şi IOH=-400 A fan out-ul este:

..5

6.18 LU

mAmAFOL == şi ..10

40400 LU

AAFOH ==

μμ , deci ..5 LUFO = (3.7)

În unele circuite numerice este necesar ca o poartă TTL să comande mai mult de 10 porţi, depăşind FO circuitului. În aceste situaţii se utilizează un buffer care are un FO de 25 sau 30. O poartă NOT poate servi pentru această funcţie. În tabelul 3.5 Se dau încărcările standard pentru seriile din familia TTL. Tabelul 3.5 Capacitatea de încărcare pentru circuite din familia TTL

Familia

FAN IN FAN OUT HIGH LOW HIGH LOW

74LS00 0,5 U.L. 0,25 U.L. 10 U.L. 5 U.L. 7400 1 U.L. 1 U.L. 20 U.L. 10 U.L.

9000 1 U.L. 1 U.L. 20 U.L. 10 U.L.

74H00 1,25 U.L. 1,25 U.L. 25 U.L. 12,5 U.L.

74S00 1,25 U.L. 1,25 U.L. 25 U.L. 12,5 U.L.

74FAST 0,5 U.L. 0,375 U.L. 25 U.L. 12,5 U.L.

Timpul de propagare. Timpii de creştere (tR) şi cădere (tF) se definesc între 0,1 şi 0,9 din

amplitudinea semnalului, figura .

Fig. 3.17 Timpii de propagare

Timpii de întârziere (propagare) (tPHL si tPLH) se definesc intre 0,5 din amplitudinea semnalului de intrare şi 0,5 din amplitudinea semnalului de ieşire. Timpul de propagare mediu, tP se defineşte cu ajutorul formulei:

)/+t=(t t PLHPHLP 2 (3.8)

Timpii de întârziere se pot defini şi cu ajutorul frecvenţei maxime de tact care reprezintă valoarea maximă a frecvenţei semnalului de intrare, conform unei secvenţe specificate.

Consumul de putere este caracterizat prin următorii parametri de catalog:

– tensiunea de alimentare (VCC); – curenţii absorbiţi de circuit, când ieşirea este în starea ‘1’ logic (ICCH), respectiv ‘0’ logic (ICCL); – curentul de ieşire în scurtcircuit (IOS);

DR

AFT

MA

NU

SC

RIP

T

10

– puterea medie consumată (Pm); Puterea consumată în curent continuu:

V

2I + I =

2P + P = P CC

CCLCCHLHCC ⋅

(3.9)

Puterea consumată in regim de comutaţie creşte datorită curentului necesar încărcării şi

descărcării capacităţilor parazite de la ieşirea circuitului Cp. Puterea consumată suplimentar în regim de comutare se poate calcula cu relaţia:

2

CCPC VfCP = (3.10) unde f este frecvenţa de comutare a circuitului logic. Puterea totală consumată este:

2

2 CCpCCCCLCCH

CCCm VfCVII

PPP ++

=+= (3.11)

3.4 Conectarea porţilor cu colectorul în gol

Rezistenţa comună (R) nu este inclusă în structura integrată, ea fiind calculată de proiectantul schemei în funcţie de numărul porţilor conectate împreună şi de numărul porţilor TTL care trebuie comandate de către această ieşire comună. O valoare mare a R reduce consumul de putere dar măreşte impedanţa de ieşire mărind întârzierea în propagarea semnalelor şi sensibilitatea la zgomot. Este necesar un compromis între timpul de comutare şi consumul de putere. Funcţie de nivelul logic de la ieşirea comună, de curentul debitat de porţile conectate în paralel şi de curenţii absorbiţi de porţile comandate, valoarea minima şi maximă a rezistenţei se calculează cu formulele (3.12)

mALOWNI OL

V OL-V Maxcc = R Min 6,1)(2 ⋅−

AHIGHN+I OHNV OH-V Mincc = R Max μ40)(21 ⋅⋅

(3.12)

unde: R1 - rezistenţa montată la VCC, N1 – numărul de ieşiri legate, N2 – numărul de unităţi de sarcină (U.L.) de intrare comandate, IOH – curentul de ieşire în starea HIGH, IOL curentul de ieşire în starea LOW a elementului de comandă, VOL – tensiunea de ieşire în starea LOW (0,5V), VOH – tensiunea de ieşire în starea HIGH (2,4V), VCC – tensiunea de alimentare. Ca exemplu se propune dimensionarea rezistenţei legate la VCC=5V, pentru patru porţi NAND cu colector în gol (74LS03) ce comandă alte patru porţi LS. Din catalog se obţin urmatoarele date: VCCMin= 4,75V, VCCMax=5,25V, IIL=-0,4mA, IIH=20 A. Se calculează FIH şi FIL apoi N2(LOW) şi N2(HIGH) şi apoi se înlocuiesc în formula (3.12).

..5,04020 LU

AA =FI H =

μμ ..25,0

6,14,0 LUmAmA =FI L =

..2..5,04)( 12 LULUFINHIGHN H =⋅=⋅= ..1..25,04)( 12 LULUFINLOWN L =⋅=⋅=

Ω==⋅−

7424,675,4

6,1..185,025,5

mAV

mALUmAV-V = R Min Ω==

⋅+⋅k

mAV

ALUAV-V = R Max 9,4

48,035,2

40..210044,275,4

μμ

Se poate adopta pentru R1 orice valoare cuprinsă între 742 şi 4,9k .

DR

AFT

MA

NU

SC

RIP

T

11

3.5 Porţi logice integrate în tehnologia TTL

a) Buffere

b) Porţi inversoare

c) Porţi AND

d) Porţi OR

7404 (74LS04) – 6 porţi NOT cu 2 intrări

7432 (74LS32) – 4 porţi OR cu 2 intrări

7411 (74LS11) – 3 porţi AND cu 3 intrări

74242 (74LS242) – 4 transmiţătoare

receptoare de bus


74125 (74LS125) – 4 buffere cu 3 stări

74126 (74LS126) – 4 buffere cu 3 stări

74240 (74LS240) – Buffer octal inversorcu Trigger Schmitt şi trei stări


74 (74LS) – 6 porţi NOT cu 2 intrări şi Trigger

Schmitt

DR

AFT

MA

NU

SC

RIP

T

12

e) Porţi NAND

f) Porţi NOR

7400 (74LS00) – 4 porţi NAND

cu 2 intrări

7402 (74LS02) – 4 porţi NOR cu 2 intrări

7410 (74LS10) – 3 porţi NAND

cu 3 intrări

7413 (74LS13) – 2 porţi NAND cu Trigger

Schmitt cu 4 intrări

7420 (74LS20) – 2 porţi NAND

cu 4 intrări


7430 (74LS30) – 1 poartă NAND

cu 8 intrări


7437 (74LS37) – 4 porţi NAND

cu 2 intrări

MC74F38 – 4 porţi NAND cu 4 intrări şi ieşire cu

collector în gol

7440 (74LS40) – 2 porţi NAND

cu 4 intrări

7440 (74LS40) – 4 porţi NAND cu 2 intrări cu Trigger Schmitt

74133 (74LS133) – 1 poartă NAND cu 13 intrări


DR

AFT

MA

NU

SC

RIP

T

13

g) Circuit AND NOR

h) Porţi XOR

7454 (74LS51) – 2 circuite AND NOR

cu 3 intrări

7454 (74LS54) – 2 circuite AND NOR

cu 3-2-2-3 intrări

7455 (74LS55) – 1 circuit AND NOR

cu 4 intrări

7486 (74LS86) – 4 porţi XORcu 2 intrări

DR

AFT

MA

NU

SC

RIP

T

cn_c6.pdf

Documents