Capitolul 2. Tehnologii de fabricatie CMOS si reguli de proiectare

2.1 Introducere In acest capitol vor fi discutate bazele procesului de fabricatie a circuitelor CMOS si vor fi examinati pasii principali ai acestui proces. Acest capitol nu-si propune sa faca o prezentare detaliata a tehnologiei de fabricatie bazate pe Si, care va fi tratata separat, intr-un curs dedicat. Se va pune accent pe aspectele generale ale procesului si pe interactiunea intre diferiti pasi de fabricatie, care vor determina in ultima instanta caracteristicile de performanta ale dispozitivului. Urmatoarele capitole vor arata ca exista legaturi puternice intre procesul de fabricatie, procesul de proiectare al circuitului si performantele circuitului rezultat. Prin urmare, proiectantii de circuite trebuie sa aiba o experienta practica in ce priveste procesul de fabricatie pentru a putea crea proiecte eficiente si pentru a putea optimiza circuitele, respectand diversi parametri de fabricatie. De asemenea, proiectantii de circuite trebuie sa aiba o intelegere clara a diverselor masti folosite in procesul de fabricatie si cum sunt folosite aceste masti pentru a defini diverse caracteristici ale dispozitivului. Discutia urmatoare se va concentra asupra deja bine stabilitei tehnologii de fabricatie a circuitelor CMOS, care necesita ca tranzistoarele de tip canal n (nMOS) si cele de tip canal p (pMOS) sa fie realizate pe acelasi substrat al circuitului. Pentru a alatura ambele dispozitive nMOS si pMOS, trebuie create regiuni in care tipul semiconductorului sa fie opus tipului substratului. Aceste regiuni sunt numite insule, fantani (wells) sau tuburi (tubes) O insula de tip p este creata pe un substrat de tip n sau, alternativ, o insula de tip n este creata pe un substrat de tip p. In tehnologia de fabricatie n-well CMOS prezentata, tranzistorul nMOS este creat pe substratul de tip p, iar tranzistorul pMOS este creat in insula de tip n (n-well) care este construita pe substratul p. Secventa simplificata a procesului de fabricatie a cirucitelor integrate CMOS, pe un substrat de tip p de siliciu, este descrisa in Fig. 2.1. Procesul incepe prin crearea unor regiuni insula de tip n (n-wells) pentru tranzistoarele pMOS prin implantarea de impuritati in substrat. Apoi un strat subtire de oxid este realizat in zonele care inconjoara regiunile active nMOS si pMOS. Poarta subtire de oxid este realizata prin oxidare termica. Acesti pasi sunt urmati de crearea unor regiuni p+ si n+ (implantari sursa, drena si canal-stop) si la final metalizare (crearea de interconexiuni metalice).

Figura-2.1: Secventa simplificata a procesului de fabricatie a circuitului integrat CMOS n-well (cu insule de tip n) cu un singur strat de polisiliciu, prezentand doar pasii importanti de fabricatie

1

Secventa de proces ilustrata in figura 2.1 ar putea parea la prima vedere prea abstracta din cauza faptului ca pasii detaliati de fabricatie nu sunt prezenti. Pentru a intelege mai bine factorii implicati in fabricatia semiconductorilor trebuie detaliati in primul rand unii dintre pasii principali. 2.2 Procesul de fabricatie – pasii generali (Anexa 1). Fiecare dintre pasii de proiectare are nevoie ca pe pastila sa fie definite anumite regiuni cu masti adecvate. Prin urmare, circuitul integrat poate fi vazut ca o multime de straturi de siliciu, polisiliciu, difuzie, metal si dioxid de siliciu, de forme diferite si cu proprietati electrice diferite. Pentru fiecare strat, care se creaza pe pastila, trebuie realizat un sablon, o masca. Unul dintre procedeele de transfer al unei masti pe un strat al circuitului se numeste litografiere. Deoarece fiecare strat are propriile cerinte pentru transpunerea mastilor, secventa de litografiere trebuie repetata pentru fiecare strat, folosind o masca diferita. Pentru a ilustra pasii de fabricatie implicati in izolarea straturilor cu dioxid de siliciu prin litografie optica, se va examina fluxul de procese din figura Fig. 2.2. Secventa incepe cu oxidarea termala a suprafetei substratului de siliciu in urma careia este creat pe substrat un strat de oxid gros (cca.1 µm), oxid de camp, (Fig. 2.2(b)). Intreaga suprafata oxidata este acoperita apoi cu un strat de fotorezist, care este in esenta un polimer organic rezistent la acid si sensibil la lumina, initial insolubil in solutia de dizolvare (Fig. 2.2(c)). Daca fotorezistul este expus la raze ultraviolete regiunile expuse devin solubile nemairezistand solventilor. Pentru a expune selectiv materialul fotorezistiv, se acopera cu o masca alte suprafete in timpul expunerii. Astfel, cand structura de deasupra este expusa la lumina ultravioleta, zonele acoperite cu zonele opace ale mastii sunt protejate. In regiunile unde ajunge lumina ultravioleta materialul fotorezistiv este expus si devine solubil (Fig. 2.2(d)).

2

Figura-2.2: Pasii de proiectare pentru partitionarea cu dioxid de siliciu. Tipul fotorezistorului care este initial insolubil si devine apoi solubil prin expunere la expunerea cu lumina ultravioleta se numeste fotorezist pozitiv. Secventa descrisa in fig. 2.2 foloseste fotorezist pozitiv. Exista si un alt tip de fotorezist, care este initial solubil si devine apoi insolubil dupa expunerea la lumina ultravioleta, numit fotorezist negativ. Daca este folosit fotorezistul negativ, in procesul de fotolitografiere, regiunile care nu sunt ecranate la lumina ultravioleta de masca opaca devin insolubile, in timp ce zonele ecranate pot fi indepartate de un solvent. Fotorezistul negativ este mai sensibil la lumina, dar rezolutia lui fotolitografica nu este la fel de mare ca cea a fotorezistului pozitiv. De aceea, fotorezistul negativ este mai putin folosit in fabricarea circuitelor integrate de densitate mare. Dupa expunerea la lumina ultravioleta, portiunile de fotorezist care nu au fost expuse pot fi indepartate folosind un solvent. Acum, regiunile de dioxid de siliciu care nu au fost acoperite de un fotorezsit greu (insolubil) pot fi indepartate folosind fie un solvent chimic (acid HF) fie folosind corodarea uscata, corodarea cu plasma (Fig. 2.2(e)). De notata ca la sfarsitul acestei faza se obtine o fereastra de oxid care ajunge pana la suprafata de siliciu (Fig. 2.2(f)). Fotorezistorul ramas poate fi acum indepartat de pe suprafata de dioxid de siliciu folosind un alt solvent, transpunand forma mastii dioxidului de siliciu pe suprafata, dupa cum se vede in Fig. 2.2(g). Secventa de pasi, ilustrata in detaliu in Fig. 2.2, de fapt are ca rezultat un singur transfer de masca pe suprafata de dioxid de siliciu, dupa cum se vede in figura 2.3. Fabricatia dispozitivelor semiconductoare necesita mai multe asemenea transferuri de masti pe suprafetele de dioxid de siliciu, polisiliciu si metal. Procesul general de mascare folosit in toti pasii de fabricatie este similar celui descris in figura 2.2. De asemenea, de notat ca pentru transpunerea fidela de masti de densitate mare cerute in dispozitive submicronice, in locul litografierii optice este folosita litografierea cu flux de electroni (E-beam). In cele ce urmeaza vor fi examinati pasii generali de fabricatie a unui tranzistor MOS - canal n, pe un strat de siliciu de tip p.

3

Figura-2.3: Rezultatul unei secvente de transpunere de forme/masti prin litografiere pe dioxid de siliciu, fara a arata pasii intermediari. A se compara structura initiala (sus) si structura pe care a fost transpusa masca(jos) cu figurile 2.2(b) si respectiv 2.2(g). Procesul incepe cu oxidarea substratului de siliciu (Fig. 2.4(a)), in care care un strat de dioxid de siliciu relativ gros este creat pe suprafata (Fig. 2.4(b)). Apoi stratul de oxid este selectiv corodat pentru a expune stratul de siliciu pe care va fi creat tranzistorul MOS (Fig. 2.4(c)). In continuarea acestei faze, suprafata este acoperita cu strat subtire de oxid de inalta calitate, care va forma poarta de oxid a tranzistorului MOS (Fig. 2.4(d)). Deasupra oxidului subtire se depune un strat de polisiliciu (siliciu policristalin) (Fig. 2.4(e)). Polisiliciuul este folosit ca material pentru poarta tranzistoarelor MOS, cat si ca un mediu de interconectare in circuitele integrate bazate pe siliciu. Polisiliciul are o rezistivitate relativ mare. Rezistivitatea polisiliciuului poate fi redusa prin doparea cu atomi de impuritati. Dupa depunere, stratul de polisiliciu este mascat si corodat pentru a forma conexiuni si porti pentru tranzistoarele MOS (Fig. 2.4(f)). Oxidul subtire neacoperit de polisiliciu este deasemenea indepartat, expunind suprafata de siliciu pe care sunt formate jonctunile sursa si drena (Fig. 2.4(g)). Intreaga suprafata de siliciu este dopata apoi cu o concentratie mare de impuritati, fie prin difuzie, fie prin implantare ionica (in acest caz atomii donori vor produce dopare de tip n). Figura 2.4(h) arata cum doparea penetreaza ariile expuse de pe suprafata de siliciu, creand in ultima instanta doua regiuni de tip n (jonctiunile sursa si drena) in substratul de tip p. Doparea cu impuritati penetreaza de asemenea polisiliciuul de pe suprafata, reducandu-i rezistivitatea. Se observa ca poarta de siliciu policristalin, care este corodata inainte de a fi dopata defineste locatia precisa a regiunii canalului si, prin urmare, locatiile regiunilor sursa si drena. Deoarece aceasta procedura permite pozitionarea foarte precisa a celor doua regiuni, relativ la poarta, ea se mai numeste proces de autoaliniere.

4

Figura-2.4: Procesul de fabricatie a unui MOSFET de tip n pe siliciu de tip p. Dupa ce sunt realizate regiunile sursa si drena, intreaga suprafata este din nou acoperita cu un strat izolant de dioxid de siliciu (Fig. 2.4(i)). Stratul izolant de oxid este corodat apoi pentru a oferi ferestre de contact pentru jonctiunile sursa si drena (Fig. 2.4(j)). Suprafata este acoperita cu aluminiu evaporat, care va forma conexiunile (Fig. 2.4(k)). In final, este format si corodat un strat de metal, completand conectarea tranzistoarelor MOS pe suprafata (Fig. 2.4(l)). De obicei, un al doilea (si un al treilea) nivel de interconectare metalica pot fi adaugate deasupra acestei structuri prin crearea unui alt nivel izolant de oxid, asigurand contactul prin decupari, depunere si mascare ale metalului. 2.3 Procesul CMOS cu insula n. Examinand pasii generali de transferare a modelului prin litografie si parcurgand procesul de fabricatie al unui singur tranzistor MOS de tip n, se poate reveni la structura de fabricatie generala a circuitelor integrate CMOS n-well (cu insule de tip

5

n), ca in figura Fig. 2.1. In figurile ce urmeaza, vor fi ilustrati cativa dintre pasii importanti de fabricare a unui inversor CMOS, prin prezentarea mastilor, cat si prin examinarea unor sectiuni transversale prin regiunile relevante. Procesul CMOS cu insula n porneste de la un substrat de siliciu dopat moderat (cu concentratia impuritatilor de obicei mai mica de 10-15/ cm3). Apoi, un strat initial de oxid este depus pe intreaga suprafata. Prima masca defineste regiunea insulei n Atomii donori, de obicei Ph, sunt implantati prin aceasta fereastra din oxid. Odata creata insula de tip n, pot fi definite ariile active ale tranzistoarelor pMOS si nMOS. Figurile 2.6 - 2.10 ilustreaza principalele etape ale fabricatiei unui inversor CMOS.

Figura-2.6: Stratul de polisiliciu este realizat folosind depuneri chimice de vapori (CVD) si format folosind corodarea uscata (cu plasma). Liniile de polisiliciu create vor functiona ca electrozi de poarta pentru tranzistoarele pMOS si nMOS. De asemena, portile de siliciu reprezinta masti cu autoaliniere pentru implantarea sursei si drenei in pasul urmator.

Figura-2.7: Folosind un set de doua masti, regiunile n+ si p+ sunt implantate in substrat si respectiv in insula de tip n. De asemenea, contactele ohmice pentru substrat si insula de tip n sunt implantate in aceasta faza de fabricatie.

6

Figura-2.8: Un strat izolant de dioxid de siliciu este depozitat peste intreaga capsula folosind CVD. Apoi, sunt definite si corodate contactele pentru a expune ferestrele de contact pentru siliciu si polisiliciu. Aceste ferestre de contact sunt necesare pentru a completa conexiunile circuitului folosind stratul de metal, care este modelat in pasul urmator.

Figura-2.9: Metalul (aluminu) este depus pe intreaga suprafata a circuitului folosind evaporare metalica, iar liniile metalice sunt modelate prin corodare. Deoarece suprafta capsulei nu este plana, calitatea si integritatea liniilor metalice create in acest pas sunt foarte critice si in ultima instanta esentiale pentru calitatea circuitului.

7

Figura-2.10: Aspectul compozit si vederea in sectiune a circuitului rezultat, ilustrand un tranzistor nMOS si unul pMOS (construit intr-o insula de tip n), conexiunile de polisiliciu si metalice. Ultimul pas este depunerea unui strat de pasivizare (SiO2-pentru protectie) peste pastila, cu exceptia regiunilor conexiunilor externe. Procesul de implementare a unei structuri integrate, constand in transpunerea succesiva a diverselor forme pe substrat prin utilizarea de masti adecvate, este prezentat, in rezumat, in figura 2.11. Un exemplu de rezultat al acestei secvente este dat, in sectiune transversala, in partea dreapta.

Figura-2.11: Ilustrarea conceptuala a secventei de aplicare a mastilor pentru a crea structurile dorite. 2.4 Tehnologii evoluate de fabricare CMOS. In aceasta sectiune vor fi expuse doua exemple de procese evoluate CMOS, care ofera beneficii suplimentare in termeni de performanta a dispozitivului si densitate de integrare. Aceste procese, numite CMOS "canale gemene" (twin-tub) si "siliciu-pe-

8

izolator" SOI (sillicon-on-insulator), devin populare mai ales pentru geometriile sub-micronice unde performanta dispozitivelor si densitatea trebuie impinse dincolo de limitarile procesului conventional n-well CMOS. Procesul Twin-Tub (Twin-Well) CMOS (fintini gemene). Aceasta tehnologie pune bazele pentru optimizari separate ale tranzistoarelor pMOS si nMOS, facand astfel posibil controlul independent al: curentilor de prag, efectului de corp si transconductanta de canal de ambele tipuri. In general, materialul initial este un substrat n+ sau p+, cu un strat epitaxial usor impurificat la deasupra. Acest strat epitaxial reprezinta substratul pe care se vor forma insulele de tip n si p (n-well si p-well). Deoarece se realizeaza doi pasi independenti de impurificare (dopare) pentru crearea insulelor, concentratiile de impurificare trebuie optimizate cu atentie pentru a produce dispozitivul cu caracteristicile dorite. In procesul conventional n-well CMOS, densitatea doparii cu impuritati in regiunea insulei este in general cu un ordin de marime mai mare ca a substratului care, pe langa alte efecte, duce la eliminarea inegala a impuritatilor. Procesul "twin-tub" (fintini gemene) (Fig. 2.12) evita printre altele aceasta problema.

Figura-2.12: Vedere in sectiune a tranzistoarelor nMOS si pMOS in procesul de fabricatie CMOS "fintini gemene" – "twin-tubs". Procesul siliciu-pe-izolator SOI (Silicon-on-Insulator). In afara folosirii siliciului ca material pentru substrat, tehnologii folosesc un substrat izolant pentru a imbunatati caracteristicile procesului cum ar fi viteza si efectul “latch-up”. Tehnologia SOI-CMOS permite crearea de tranzistoare pMOS si nMOS independente complet, unul langa altul, pe un substrat izolator (de exemplu: safir). Principalele avantaje ale acestei tehnologii ar fi: densitatea crescuta de integrare a tranzistoarelor (din cauza absentei regiunilor de insula), eliminarea completa a efectului “latch-up” si capacitatile parazite mai scazute decat in cazul procedurilor conventionale CMOS de tip n-well sau twin-tub. O vedere in sectiune a tranzistoarelor nMOS si pMOS fabricate folosind tehnologia siliciu-pe-izolator (SOI) este ilustrata in figura 2.13. Procedura SOI CMOS este considerabil mai scumpa decat procedura standard CMOS n-well. Cu toate acestea, imbunatatirile de performanta si elimnarea efectului “latch-up” justifica folosirea ei , in special in cazul dispozitivelor submicronice evoluate.

9

Figura-2.13: Vedere in sectiune a tranzistoarelor nMOS si pMOS in tehnologia SOI CMOS (siliciu-pe-izolator). 2.5 Reguli de proiectare. Proiectarea mastilor pentru un circuit dat, folosind un procedeu particular, trebuie sa respecte un set de restrictii geometrice sau reguli numite in general reguli de proiectare. Aceste reguli specifica de obicei dimensiunea minima a liniilor pentru obiectele fizice de pe pastila cum ar fi traseele de metal si polisiliciu sau zonele de difuzie, dimensiunile minime ale formelor si dimensiunile minime de separare intre doua forme. Daca un traseu metalic este prea subtire, de exemplu, este posibil ca traseul sa cedeze in procesul de fabricatie sau dupa aceea, rezultand un circuit deschis. Daca doua trasee sunt plasate prea aproape unul de cealalt pot forma un nedorit scurt-circuit prin contopire in timpul procesului de fabricatie sau dupa. Obiectivul principal al regulilor de proiectare este acela de a se atinge o productivitate si o calitate generala bune, folosind cea mai mica arie posibila de siliciu, pentru orice circuit realizat cu o tehnologie particulara. De observat ca exista o contradictie intre o productivitate mai ridicata, care se obtine prin geometrii conservative, si o mai buna densitate (folosirea suprafetei de Si) obtinuta prin plasarea cu densitate ridicata a obiectelor pe pastila. Regulile de proiectare specificate pentru o tehnologie particulara reprezinta un optim rezonabil in termeni de productivitate si densitate. Trebuie mentionat, totusi, ca regulile de proiectare nu reprezinta limite stricte, care separa proiectarile corecte de cele incorecte. Un proiect care nu respecta unele din regulile specificate poate conduce totusi la un circuit operational cu productivitate rezonabila, pe cand un alt proiect care respecta toate regulile poate sa conduca la un circuit, care nu este functional sau care are o productivitate foarte scazuta. In rezumat, respectand regulile de proiectare creste considerabil probabilitatea fabricarii unui produs de succes, cu productivitate ridicata. Regulile de proiectare sunt specificate de obicei in doua moduri:

- Reguli micronice, in care restrictiile sunt specificate in termeni absoluti, ca dimensiuni in micrometri;

- Reguli Lambda, care specifica restrictiile de proiectare in termenii unui singur parametru (lambda) cu care se scaleaza proportional toate restrictiile geometrice.

Regulile Lambda au fost propuse initial pentru a simplifica regulile de proiectare micronice industriale si a permite scalarea diferitelor procese. Se poate mentiona ca majoritatea proceselor CMOS submicronice nu sunt usor de cuprins intr-o scalare liniara. Regulile Lambda trebuie folosite cu precautie in geometriile submicronice. In continuare vor fi prezentate regulile de proiectare in forma relativa, pentru procesul ATMEL-ES2 2-metal 0,8µm CMOS.

Insula N

10

• r101 dimensiunea minima a insulei: 12

• r102 distanta minima intre insule: 12

Difuzie

• r201 dimensiunea minima a zonei de difuzie: 4

• r202 distanta minima intre doua zone de difuzie: 4

• r203 extensia insulei fata de difuzie: 6

• r204 distanta minima intre o zona de difuzie si o insula: 6

Siliciu policristalin

• r301 latimea traseului de siliciu policristalin:2

• r302 latimea portii de siliciu policristalin pe difuzie P+: 2

• r303 latimea portii de siliciu policristalin pe difuzie N+: 2

• r304 distanta minima intre doua trasee de siliciu policristalin: 3

• r305 distanta minima intre un traseu de siliciu policristalin si un strat de difuzie: 2

• r306 extensia unui strat de difuzie in raport cu stratul de siliciu policristalin: 4

• r307 extensia unui strat de siliciu policristalin in raport cu stratul de difuzie: 2

11

Contact.

• r401 latimea contactului: 2

• r402 distanta minima intre doua contacte: 3

• r403 extensia metalului fata de taietura de contact: 2

• r404 extensia siliciului policristalin fata de taietura de contact: 2

• r405 extensia difuziei fata de taietura de contact: 2

Metal1

• r501 dimensiunea minima a metalului1: 3

• r302 distanta minima intre doua zone de metal1: 3

Via.

• r601 latimea zonei via: 3

• r602 distanta minima intre doua zone via: 3

• r603 distanta minima intre via si contact: 3

• r604 extensia metal1 peste via: 2

• r605 extensia metal2 peste via: 2

12

Metal2.

• r701 dimensiunea minima a zonei de metal2: 5

• r702 distanta minima intre doua zone de metal2: 5

Plotul • rp01 dimensiunea minima 100 µm

• rp02 distanta minima intre doua ploturi: 100 µm

Bibliografie W. Maly, Atlas of IC Technologies, Menlo Park, CA: Benjamin/Cummings, 1987. A. S. Grove, Physics and Technology of Semiconductor Devices, New York, NY: John Wiley & Sons, Inc., 1967. G. E. Anner, Planar Processing Primer, New York, NY: Van Nostrsi Rheinhold, 1990. T. E. Dillinger, VLSI Engineering, Englewood Cliffs, NJ: Prentice-Hall, Inc., 1988. S.M. Sze, VLSI Technology, New York, NY: McGraw-Hill, 1983.

13

Anexa1. Etapele procesarii substratului de Si monocristalin.

14

15

16

17

18

19