lab.01 - prezentarea platformei de laborator · 2018. 10. 17. · prezentarea platformei de...

7

LUCRAREA NR. 1

PREZENTAREA PLATFORMEI DE LABORATOR

1. Scopul lucrării Lucrarea îşi propune prezentarea şi testarea platformei destinate laboratorului de Circuite integrate digitale, material didactic de bază utilizat nu numai în desfăşurarea lucrărilor de laborator cuprinse în acest îndrumar, dar şi în activitatea de cercetare ştiinţifică în domeniu. 2. Aspecte teoretice 2.1. Descrierea platformei de laborator Platforma de laborator este alcătuită din platforma multifuncţională şi platforma de montaj echipată cu barete pentru circuite integrate.

2.1.1. Descrierea platformei multifuncţionale Platforma multifuncţională, planşa I, este formată dintr-un ansamblu de

două plăci suprapuse, interconectate electric şi rigidizate din punct de vedere mecanic prin intermediul unor conectori.

Placa superioară, planşa II, reprezintă faţa estetică a platformei pe care sunt grupate şi inscripţionate blocurile componente ale ansamblului şi pe care sunt plantaţi pinii pentru conexiuni, microîntrerupătoarele pentru alimentare, tastele de comandă şi cei patru digiţi cu 7 segmente ai blocului de afişaj.

Placa inferioară, planşa III, este cea pe care sunt plantate majoritatea componentelor electronice: circuite integrate, tranzistoare, LED-uri, rezistenţe, condensatoare, etc.

Platforma multifuncţională conţine mai multe blocuri cu roluri bine definite, vizibile în planşa I şi în desenul feţei estetice prezentat în fig. 1.1.

2.1.1.1. Descrierea blocului de alimentare Blocul de alimentare, fig. 1.2, este format din secţiunile BA-1 şi BA-2,

caracterizate prin zonele aferente celor două tensiuni de alimentare VCC1 (5V / 1A)

L

ucra

rea n

r. 1

8

Fig. 1.1. Faţa estetică a platformei multifuncţionale

Prezentarea platformei de laborator

9

şi VCC2 (15V / 1A), precum şi masei comune a întregului ansamblu. Blocul BA-1 conţine două circuite de semnalizare, echipate cu LED-uri,

care indică prezenţa celor două tensiuni la intrarea în platformă, două microîntrerupătoare pentru cuplarea acestor tensiuni şi o serie de pini pentru realizarea de conexiuni în caz de necesitate. BA-2 reprezintă o extensie a lui BA-1, plasată în diagonală faţă de acesta şi conţinând numai pini de conexiune. În funcţie de situaţiile concrete care se pot ivi, alimentarea platformei de montaj poate fi făcută fie din BA-1, fie din BA-2.

Cele două tensiuni de alimentare şi masa comună sunt aduse printr-un conector şi un cablu cu 3 fire de la unul din tablourile electrice situate între mesele laboratorului.

Fig. 1.2. Schema blocului de alimentare

VCC1

K1

VCC2

R81 R82

K2

LED7 LED8

Către circuitele platformei multifuncţionale

De la sursele de tensiune stabilizată din tablou

BA-1

BA-2

Lucrarea nr. 1

10

2.1.1.2. Descrierea blocului generatoarelor de tact automat Blocul generatoarelor de tact automat este format din secţiunile GTA-1 şi

GTA-2, fig. 1.3, care generează impulsuri de tact având frecvenţele de 20kHz, respectiv 60kHz şi formele de undă prezentate în fig. 1.4.

Fig. 1.3. Schema generatoarelor de tact automat GTA-1(2)

Fig. 1.4. Semnalele de ieşire ale GTA-1(2) Singura diferenţă dintre cele două GTA-uri constă în valoarea capacităţii

(C1=100nF, în timp ce C2=33nF) care intră în formula de calcul a perioadei:

( ) ii CRT 6129,1 ⋅≅ , cu i=1,2.

7

U1(2)

4

1

VCC1

R1(6)

C1(2)

390Ω

R2(7)

100 (33)nF

2,7K

9

5

10

2

13 12

8

6

CDB413

14

Ieşiri TTL

LED1(2)

R3(8) 56K

Q1(2) BC547C

VCC1

R4(9) 220Ω

U3A(B)

CDB407

1(3) 2(4)

VCC1

7

14

VCC2

R5(10) 1K

Ieşiri CMOS

Ieş.TTL

t

T

Ieş.CMOS

t

ACMOS

ATTL (a)

(b)


11

Frecvenţa semnalelor de ieşire se calculează cu relaţiile:

20kHzT

1f

11 ≅= şi 60kHzT

1f

22 ≅= .

Schema unui GTA este formată dintr-un generator de tensiune dreptunghiulară realizat cu circuitul integrat CDB413 (Anexă, fig. A6) care conţine două porţi NAND - trigger Schmitt a căror utilizare conferă fronturi foarte bune impulsurilor generate, un circuit de semnalizare echipat cu LED şi un circuit de interfaţă TTL-CMOS, de fapt un buffer cu colectorul în gol, realizat cu 1/6 din circuitul integrat CDB407 (vezi anexa, fig. A3), cu rol de adaptor al nivelurilor de tensiune.

Pentru ieşirile TTL şi CMOS este prevăzută câte o pereche de pini.

2.1.1.3. Descrierea blocului formatoarelor de tact automat Blocul formatoarelor de tact automat este compus din FTA-1 şi FTA-2, fig.

1.5, ambele comandate pe frontul crescător al impulsurilor aplicate la intrări şi generând la ieşiri impulsuri cu durate standard de 40 ns, respectiv 300ns (v. diagramele din fig. 1.6), datorită valorilor diferite ale capacităţilor C3=47pF şi C4=360pF care intră în relaţia de calcul a duratei impulsurilor:

( ) i1511i CR0,7τ ⋅≅ , cu i=3,4.

În fig. 1.6 s-a presupus că FTA-1(2) sunt comandate de către GTA-1 care generează impulsuri dreptunghiulare cu o frecvenţă de 20kHz şi o perioadă T=50µs.

Fig. 1.5. Schema formatoarelor de tact automat FTA-1(2)

U4(5) CDB4121

VCC1 C3(4)

47(360)pF 1,2K

R11(15)

14 11

7 4 3

10

6 5

Intr.

Ieşiri TTL

LED3(4)

R12(16) 56K

Q3(4) BC547C

VCC1

R13(17) 220Ω

U3C(D)

5(9) 6(8)

VCC1

7

14

VCC2

R14(18) 1K

Ieşiri CMOS

CDB407

Lucrarea nr. 1

12

Fiecare dintre cele două formatoare conţine câte un circuit basculant monostabil CDB4121 (Anexă, fig. A18), un circuit de semnalizare şi unul de interfaţă TTL-CMOS.

Pentru ieşirile TTL şi CMOS este prevăzută câte o pereche de pini.

Fig. 1.6. Explicativă pentru funcţionarea FTA-1(2)

a) semnalul de intrare; b) semnalul de ieşire

2.1.1.4. Descrierea blocului formatoarelor de tact manual, FTM-1 şi FTM-2, fig. 1.7.

Fig. 1.7. Schema formatoarelor de tact manual FTM-1(2)

Ieşiri TTL

U6(7) CDB4121

VCC1 C5(6) 4,7µF 68K

R20(25)

14 11

7 4 3

10

6 5 U3E(F)

10 (12)

VCC1

7

14

VCC2

R23(28) 1K

Ieşiri CMOS

CDB407

TM-1(2)

Intr. R19(24)

470Ω

R21(26) 56K

Q5(6) BC547C

VCC1

R22(27) 220Ω

11(13)

LED5(6)

Intr. FTA-1(2)

t

T=50µs

Ieş. FTA-1(2)

t

iτ

(a)

(b)


13

Cele două formatoare sunt identice şi primesc la intrări fronturile crescătoare ale impulsurilor rezultate prin acţionarea tastelor TM-1(2), generând la ieşiri impulsuri cu durate standard de cca. 0,25s (v. diagramele din fig. 1.8).

Perechile de pini prevăzute la intrările FTM-1(2) permit utilizarea acestor circuite şi ca formatoare de tact automat sau circuite de temporizare în diverse aplicaţii.

Fiecare dintre cele două formatoare, realizate cu câte un circuit basculant monostabil CDB4121 (Anexă, fig. A18), sunt prevăzute cu câte un circuit de semnalizare cu LED, un circuit de interfaţă şi câte o pereche de pini pentru fiecare tip de ieşire: TTL şi CMOS.

Fig. 1.8. Explicativă pentru funcţionarea FTM-1(2) a) semnalul de intrare; b) semnalul de ieşire

2.1.1.5. Descrierea blocului divizoarelor de frecvenţă, DF-1 şi DF-2, fig. 1.9.

Divizoarele de frecvenţă sunt comandate pe frontul crescător al impulsurilor şi permit numărarea în binar, pe 8 biţi, a impulsurilor aplicate la intrări. Ele sunt realizate din câte două numărătoare pe 4 biţi CDB4193 (Anexă, fig. A19), conectate în cascadă, fiecare dintre acestea fiind format din câte 4 circuite basculate bistabile.

Divizoarele de frecvenţă mai conţin şi câte un inversor (din structura circuitului integrat CDB404) şi câte o tasta de Reset – TR-1(2) necesară iniţializării schemei (ştergerii informaţiilor din celulele basculante bistabile) după cuplarea tensiunii de alimentare sau după o altă utilizare anterioara a circuitelor respective.

Pe fiecare dintre cele 8 ieşiri ale divizoarelor de frecvenţă este conectat câte un circuit de semnalizare cu LED, un circuit de interfaţă TTL-CMOS şi câte o pereche de pini pentru fiecare tip de ieşire: TTL şi CMOS.

V6 t

t

T≈0,7RC

V5

(a)

(b)

Lucrarea nr. 1

14

Fig. 1.9. Schema divizoarelor de frecvenţă DF-1(2)

14 11

7 8 3

16

6

5 U8 CDB4193

1

2

VCC1 7 14

R33(59) 1K

CDB407

VCC2

R32(58) 56K Q7(15)

BC547C

VCC1

R31(57) 220Ω

LED-A0(B0) Ieşiri TTL

Ieşiri CMOS

12

2 Intr.

A0

(B0) A1

(B1) A2

(B2) A3

(B3)

14 11

7 8 3

16

6

5 U9 CDB4193

3

4

VCC1 7 14

R54(80) 1K

CDB407

VCC2

R53(79) 56K Q14(22)

BC547C

VCC1

R52(78) 220Ω


Ieşiri CMOS

2

VCC1

R30(56) 2,7K

R29(55) 2,7K 14

7

2 1

CDB404 TR-1(2)

A4 (B4)

A5 (B5)

A6 (B6)

A7 (B7)

U12A(B)


15

92 0 0 1 1 1 0 1 0

TR 0 0 0 0 0 0 0 0

1 1 0 0 0 0 0 0 0 2 0 1 0 0 0 0 0 0 3 1 1 0 0 0 0 0 0 4 0 0 1 0 0 0 0 0 5 1 0 1 0 0 0 0 0

Fig. 1.10. Explicativă pentru funcţionarea DF-1(2)

2.1.1.6. Descrierea blocului pinilor liberi Blocul pinilor liberi (BPL), fig. 1.11, este format din 3 grupuri a câte 12

pini scurtcircuitaţi între ei în cadrul grupului şi având rolul de a permite, atunci când este necesar, multiplicarea unor contacte.

Fig. 1.11. Blocul pinilor liberi

2.1.1.7. Descrierea blocului tastelor Blocul tastelor (BT), fig. 1.12, conţine tastele T1, T2 şi T3, disponibile prin

pinii aferenţi pentru utilizarea în diverse circuite.

20 21 22 23 24 25 27 26

CDB 4193-1 CDB 4193-2

I CBB

1 CBB

2 CBB

3 CBB

4 CBB

5 CBB

6 CBB

7 CBB

8

G1 G2 G3

Lucrarea nr. 1

16

Fig. 1.12. Blocul tastelor

2.1.1.8. Descrierea blocului de introducere a datelor paralel Blocul de introducere a datelor paralel (BIDP), fig. 1.13, este format din 8

circuite basculante bistabile SR realizate cu porţi NAND din structura circuitului

Fig. 1.13. Blocul de introducere date paralel

T1 T2 T3

11

10

VCC1 7 14

R85 1K

CDB407

VCC2

R84 56K Q23

BC547C

VCC1

R83 220Ω


Ieşiri CMOS

13

12

VCC1 7 14

R106 1K

CDB407

VCC2

R105 56K Q30

BC547C

VCC1

R104 220Ω


Ieşiri CMOS

pini

U17A

1 2

3

4 5

6

9 10

8

12 13

11

TS0 TS7

TR

CDB400 CDB400

U17B U20D U20C

U15E U16F


17

integrat CDB400 (Anexă, fig. A1), 8 taste de înscriere (TS0, TS1, ..., TS7), câte una pentru fiecare circuit basculant bistabil SR şi o tastă generală de ştergere (TR).

BIDP permite furnizarea unor cuvinte de 8 biţi, vizualizabile cu ajutorul circuitelor de semnalizare echipate cu LED-uri şi disponibile cu niveluri TTL şi CMOS la perechile de pini special alocate.

2.1.1.9. Descrierea blocului de semnalizare Blocul de semnalizare (BS) este format din două secţiuni, A şi B, fig. 1.14,

a câte 8 circuite de semnalizare echipate cu LED-uri. Pinii existenţi sub fiecare dintre cele 16 LED-uri, v. fig. 1.1, reprezintă intrările în circuitele de semnalizare respective.

Fig. 1.14. Schema secţiunilor A(B) ale blocului BS

2.1.1.10. Descrierea blocului de afişaj cu 7 segmente Blocul de afişaj cu 7 segmente (BA-7sg), fig. 1.15, este format din 4

display-uri cu 7 segmente de tip MDE2101R, fig. 1.16 a, în conexiune anod comun, v. schema electrică din fig. 1.16 b. Cele 4 display-uri sunt grupate câte două, v. fig. 1.1, cele două grupuri fiind despărţite de două LED-uri dispuse pe verticală.

Segmentele omoloage ale display-urilor sunt interconectate, accesibile la

pinii exteriori a , ... p şi activabile cu 0 logic. Alimentarea display-urilor şi a grupului de două LED-uri se realizează prin

intermediul tranzistoarelor Q47, ..., Q51, fig. 1.15, activabile cu 1 logic la pinii D1, D2, L, D3 şi D4.

Blocul este conceput pentru a fi utilizat în diverse aplicaţii, de la cele mai simple şi până la aplicaţii complexe de tipul afişajului multiplexat.

R107(123) 56K Q31(39)

BC547C

VCC1

R108(124) 220Ω

A-0(B-0)

R121(137) 56K Q38(46)

BC547C

VCC1

R122(138) 220Ω

A-7(B-7)

Lucrarea nr. 1

18

Fig. 1.15 Schema blocului de afişaj cu 7 segmente

Fig. 1.16. Schema unui display cu 7 segmente a) Modul de conectare a segmentelor la pini; b) Schema electrică

AC

a

b

p

(a) (b)


19

2.1.2. Descrierea platformei de montaj Platforma de montaj, planşa IV, este echipată cu barete pentru circuite

integrate şi un mare număr de pini conectaţi la aceste barete şi care permit interconectarea circuitelor integrate şi a altor eventuale componente electronice. Pentru o mai uşoară utilizare a platformei de montaj, a fost concepută o grilă cu decupaje adecvate, planşa V, care permite numerotarea pinilor corespunzători baretelor în concordanţă cu numărul de pini ai circuitelor integrate utilizate.

2.2. Funcţionarea platformei de laborator 2.2.1. Funcţionarea platformei multifuncţionale Examinarea funcţionării platformei presupune examinarea funcţionării

tuturor blocurilor componente.

2.2.1.1. Funcţionarea blocului de alimentare Blocul de alimentare, fig. 1.2, este format din secţiunile BA-1 şi BA-2 a

căror funcţionare o descriem în continuare. Prezenţa tensiunilor VCC1 şi VCC2 în platforma multifuncţională este semnalată prin aprinderea LED-urilor 7 şi 8. Tensiunea VCC1 are valoarea de 5V şi este destinată alimentării tuturor circuitelor platformei cu excepţia tranzistoarelor finale din bufferele cu colectorul în gol aflate în structura circuitelor de interfaţă TTL-CMOS. Acestea sunt alimentate la tensiunea VCC2 a cărei valoare poate fi reglată, în funcţie de aplicaţie, în plaja (12 ... 20)V.

Ajustarea acestei tensiuni se poate face cu ajutorul unui semireglabil aflat în circuitul sursei de alimentare, sursă plasată în tabloul electric situat între mese. În cazul în care se doreşte o tensiune VCC2=VCC1=5V pentru alimentarea tranzistoarelor finale din buffere, aceasta se poate obţine conectând, în BA-1, ieşirea întrerupătorului K1 (cuplat) cu ieşirea întrerupătorului K2 (decuplat). Observaţie: În condiţiile specificate mai sus, cuplarea întrerupătorului K2 trebuie evitată deoarece ar pune în paralel sursele VCC1 şi VCC2. Deşi aceste surse sunt protejate la scurtcircuit, nu este indicată punerea lor în paralel deoarece pot să apară curenţi mari care ar putea distruge cablajul imprimat de pe platforma multifuncţională.

2.2.1.2. Funcţionarea blocului generatoarelor de tact automat Blocul generatoarelor de tact automat GTA-1(2), fig. 1.3, furnizează la

ieşirile TTL şi CMOS impulsuri dreptunghiulare de forma celor prezentate în fig. 1.4. Datorită frecvenţelor mari de lucru (20 kHz, respectiv 60kHz), LED-urile de pe ieşirile celor două GTA-uri vor părea permanent aprinse, deşi în realitate ele pulsează la frecvenţele respective. Circuitele de semnalizare conectate pe ieşirile celor două generatoare sunt

Lucrarea nr. 1

20

formate din câte un tranzistor având în bază o rezistenţă de 56kΩ pentru limitarea curentului şi în colector un LED înseriat cu o rezistenţă de 220Ω. Când la ieşirea GTA (pinul 8 al circuitului integrat CDB413) avem 0 logic, tranzistorul este blocat şi LED-ul este stins. Când la ieşirea GTA avem 1 logic (palierul superior al impulsului de tact), tranzistorul se va satura, VCEsat=0,1V≈0V şi practic întreaga tensiune VCC1 se va aplica grupului LED-rezistenţă. Buffer-ul cu colectorul în gol, prezintă schema electrică din fig. 1.17 şi asigură un nivel de tensiune adecvat pentru comanda circuitelor CMOS, cunoscut fiind faptul că la 1 logic, o poartă TTL prezintă la ieşire un nivel de tensiune de (2,4 ... 5)V, în timp ce o poartă CMOS recunoaşte drept 1 logic aplicat la intrare o tensiune de (3,5 ...5)V. Compatibilitatea TTL-CMOS este realizată de către bufferul cu colector în gol care va asigura un nivel de tensiune de ieşire foarte apropiat de 5V pentru 1 logic (justificarea în § 2.3.1.7).

Fig. 1.17. Schema electrică a bufferului cu colectorul în gol

2.2.1.3. Funcţionarea blocului formatoarelor de tact automat Blocul formatoarelor de tact automat, fig. 1.5, furnizează la ieşirile FTA-1

şi FTA-2 impulsuri cu durate de 40ns, respectiv 300ns, atunci când la intrări se aplică fronturi crescătoare ale unor impulsuri. Dacă, spre exemplu, atacăm intrarea FTA-1 cu impulsurile furnizate de către GTA-1, a căror perioadă este de cca. 50µs, impulsul generat la ieşirea lui FTA-1 va reprezenta cca. 1/1000 din perioada impulsului de la intrare şi va apărea numai la salturile pozitive ale acestuia, vezi fig. 1.6. Ca urmare, LED-ul din circuitul de semnalizare se va aprinde numai cca. 1/1000 dintr-o perioadă, fapt absolut neobservabil.

VCC1

Q1

VCC2

Q2

Q3

Q4

R1 R3

R2

R4 Rext

V0 VI


21

2.2.1.4. Funcţionarea blocului formatoarelor de tact manual Circuitele basculante monostabile din structura FTM-1(2), fig. 1.7, sunt circuite basculante cu o singură stare stabilă, în cazul nostru – 0 logic, stare din care pot fi scoase sub acţiunea unui stimul (salt pozitiv) aplicat la intrare. Dacă tasta TM-1(2) este neacţionată, intrarea 5 a circuitului integrat CDB4121 este conectată la masă prin rezistenţa R19(24), deci V5=0V, fig. 1.8a. Ca urmare, ieşirea 6 a circuitului integrat CDB4121 se va afla în starea stabilă, deci V6=0V (0 logic), fig. 1.8b. În momentul în care se acţionează tasta TM-1(2), la intrarea 5 a circuitului integrat se produce saltul de la 0V la +5V, deci un salt 0→1, v. fig. 1.8a. Acest salt scoate din stabilitate monostabilul şi-l trimite în starea instabilă (1 logic) unde va rămâne un interval de timp T≈0,7R20(25)C5(6) , v. fig. 1.8b, după care revine în 0 logic. Prin urmare, cele două formatoare de tact manual, FTM-1 şi FTM-2, generează la ieşiri impulsuri cu o durată standard de cca. 0,25s, atunci când la intrări li se aplică impulsuri de durate diferite (operatorul uman nu poate genera prin apăsarea unei taste impulsuri de aceeaşi durată), dar de regulă mai mici de 0,25s. Mai mult decât atât, din cauza imperfecţiunilor tastelor, saltul pozitiv care apare în momentul apăsării tastei este de fapt o suită de oscilaţii 0→1 şi 1→0 care în final se stabilizează la valoarea 1 logic. Dacă am conecta tasta TM-1(2) direct la intrarea unui numărător, am constata că, de exemplu, la o singură apăsare pe tastă numărătorul va număra mai multe impulsuri, deci nu va număra corect. Prin urmare, rolul circuitului basculant monostabil CDB4121 este nu numai acela de a transforma un impuls de durată variabilă într-unul de durată standard, ci şi acela de a elimina influenţa oscilaţiilor generate de imperfecţiunea tastelor.

2.2.1.5. Funcţionarea blocului divizoarelor de frecvenţă Fiecare divizor de frecvenţă DF-1(2) este format din câte două divizoare de frecvenţă de câte 4 biţi, fiecare dintre acestea conţinând câte 4 circuite basculante bistabile conectate în cascadă, v. fig. 1.10. Circuitele basculante bistabile sunt simetrice ca schemă, dar asimetrice ca viteză de răspuns, din cauza unor considerente legate de tehnologia de fabricaţie. Ca urmare, în momentul cuplării tensiunii de alimentare, cele 8 circuite basculante bistabile se fixează în stări logice imprevizibile, fapt accentuat şi de modul de legare în cascadă a acestora. Presupunând, spre exemplu, că după cuplarea tensiunii de alimentare stările celor 8 bistabile ar compune o combinaţie binară care ar avea echivalentul zecimal 92 (v. fig. 1.10), numărarea impulsurilor care se vor aplica la intrare ar începe de la această cifră iar rezultatul numărării va fi eronat. Apare, prin urmare, necesitatea resetării celor 8 bistabile, adică a aducerii stărilor/ieşirilor lor în 0 logic. Acest lucru se realizează cu ajutorul tastei TR-1(2), fig. 1.9.

Lucrarea nr. 1

22

Astfel, în momentul cuplării tensiunii de alimentare, la intrarea inversorului U12A(B) vom avea 1 logic (adus de la VCC1, prin rezistenţa R30(56)), iar la ieşirea acestuia, deci la pinii 14 (Clear) ai circuitelor integrate CDB4193 vom avea 0 logic şi aducerea la zero a bistabilelor nu se produce. Acţionarea tastei TR-1(2) va aduce un 0 logic la intrarea inversorului U12A(B), deci 1 logic la ieşirea acestuia şi pe pinii 14 (Clear) ai circuitelor integrate CDB4193. Pe aceşti pini se înregistrează, prin urmare, un salt pozitiv 0→1 care produce resetarea celor 8 bistabile (v. fig. 1.10, linia “TR”). Primul impuls aplicat la intrarea lanţului de 8 bistabile va acţiona asupra lui CBB-1 a cărui stare/ieşire va trece în 1 logic. Saltul 0→1 produs la ieşirea lui CBB-1 şi, prin urmare, la intrarea lui CBB-2, nu va influenţa starea acestuia din urmă deoarece intrarea sa este sensibilă numai la salturi negative (1→0). Prin urmare, ieşirea lui CBB-2 va rămâne în 0 logic şi nu-l va influenţa pe CBB-3, ş.a.m.d. Numărul binar obţinut (v. fig. 1.10, linia “1”) va fi 00000001, deci numărarea primului impuls s-a desfăşurat în mod corect. Aplicarea celui de-al doilea impuls va schimba din nou starea/ieşirea lui CBB-1 (tranziţie 1→0) şi va afecta şi starea/ieşirea lui CBB-2 care va bascula în 1 logic (0→1). CBB-3 rămâne in continuare insensibil deoarece îşi schimbă starea numai la salturi negative (1→0) aplicate la intrare, ş.a.m.d. Numărul binar obţinut (v. fig. 1.10, linia “2”) va fi 00000010, adică 2 în zecimal, deci numărarea a fost corectă, ş.a.m.d. Este evident că circuitul se comportă corect ca numărător. Comparând formele de undă de la intrarea şi ieşirea lui CBB-2, constatăm că perioada T a impulsurilor de la ieşire este dublul celei de la intrare, deci frecvenţa semnalului de la ieşire este ½ din cea a semnalului aplicat la intrare. Concluzionăm că un circuit basculant bistabil (CBB) divide prin 2 frecvenţa semnalului aplicat la intrare. Prin urmare, dacă la intrarea lui CBB-1, fig. 1.10, aplicăm un semnal cu frecvenţa de 20kHz, la ieşirea lui CBB-1 vom obţine 10kHz, la cea a lui CBB-2 – 5kHz, ş.a.m.d. Este clar că circuitul se comportă ca un divizor (prin 2) de frecvenţă, deci DF-1,2 pot fi numite, la fel de corect, numărătoare de impulsuri sau divizoare (prin 2) de frecvenţă.

2.2.1.6. Funcţionarea blocului pinilor liberi Blocul pinilor liberi permite, aşa cum am mai spus, multiplicarea unor

contacte. De exemplu, dacă dorim să trimitem în 11 direcţii diferite semnalul de la ieşirea lui FTM-1, conectăm ieşirea acestuia la una din “insulele” G1, G2 sau G3 şi de acolo putem pleca cu câte un conductor din fiecare dintre ceilalţi 11 pini ai “insulei” respective.

2.2.1.7. Funcţionarea blocului tastelor Blocul tastelor conţine 3 taste disponibile pentru utilizarea în diverse


23

circuite. Practic, apasarea uneia dintre taste creează scurt-circuit între pinii aferenţi şi realizează comenzile dorite.

2.2.1.8. Funcţionarea blocului de introducere a datelor paralel Blocul de introducere a datelor paralel este format, în principal, din 8 CBB-

uri SR asincrone realizate cu NAND-uri. NAND-urile din stânga pot primi potenţialul masei la una dintre intrări prin câte o tastă de SET, TSi, cu i=1, 2, ... , 7, iar cele din dreapta pot primi potenţialul masei de la o aceeaşi tastă de RESET, TR, comună. Acţionarea uneia dintre tastele TSi înscrie un 1 logic în CBB-ul corespunzător, în timp ce acţionarea tastei generale TR aduce în 0 logic toate cele 8 bistabile. Poate fi astfel formată orice combinaţie logică pe 8 biţi (octet) cu scopul de a testa diverse circuite integrate cum ar fi registrele paralel (tampon), memoriile RAM, etc.

2.2.1.9. Funcţionarea blocului de semnalizare Blocul de semnalizare conţine 16 circuite de semnalizare independente a

căror funcţionare a fost prezentată în § 2.2.1.2.

2.2.1.10. Funcţionarea blocului de afişaj cu 7 segmente Blocul de afişaj cu 7 segmente, fig. 1.15, este format din 4 display-uri cu 7

segmente şi punct (virgulă), în conexiune anod comun. Anozii celor 4 display-uri şi ai celor două LED-uri care formează punctele dintre cele 2 perechi de display-uri, sunt activabili cu 1 logic aplicat intrărilor Di, cu i=1, 2, 3, 4, respectiv L. Tranzistoarele corespunzătoare, în montaj repetor, repetă la ieşire (în emiter) nivelurile de tensiune aplicate în baze şi asigură în acest fel tensiunea anodică a

fiecărui display. Barele a , b ... , p sunt active în 0 logic, deci segmentele corespunzătoare vor fi activate numai la aplicarea unui 0 logic pe aceste bare.

Pentru exemplificare, dacă dorim activarea segmentului a din display-ul

A1, trebuie să conectăm a la masă (pregătind în acest fel aprinderea tuturor

segmentelor a din cele 4 display-uri) şi să trimitem 1 logic numai pe intrarea D1, corespunzătoare digitului A1. 2.2.2. Funcţionarea platformei de montaj După confecţionarea grilei adecvate pentru circuitele integrate utilizate în montajul experimental, se realizează conexiunile dintre bornele de alimentare şi de masă din platforma multifuncţională şi platforma de montaj. Pot fi utilizaţi în acest scop pinii şi traseele corespunzătoare care trec printre baretele în care se introduc circuitele integrate. Restul conexiunilor se realizează în conformitate cu schema pe care dorim să o implementăm.

Lucrarea nr. 1

24

2.3. Proiectarea platformei de laborator

Proiectarea platformei de laborator constă în proiectarea individuală a circuitelor care alcătuiesc platforma multifuncţională, proiectarea ansamblului acestor circuite (placa superioară şi cea inferioară a platformei multifuncţionale, planşele II şi III) şi a plăcii de montaj propriu-zise.

2.3.1. Proiectarea platformei multifuncţionale Proiectarea platformei multifuncţionale constă în proiectarea circuitelor din

componenţa sa (generatoarele de tact, formatoarele de tact automat şi manual, divizoarele de frecvenţă, blocul de introducere a datelor paralel, circuitele de semnalizare şi circuitele de interfaţă TTL-CMOS), precum şi a celor două plăci care compun platforma propriu-zisă.

2.3.1.1. Proiectarea generatoarelor de tact automat Generatoarele de tact automat (GTA-1 şi GTA-2), fig. 1.3, utilizează câte

două triggere Schmitt într-un montaj de generator de impulsuri. Trigger-ul Schmitt Schema Trigger-ului Schmitt este dată în fig. 1.18, iar caracteristica de

transfer (intrare-ieşire) pentru cazul în care cele 4 intrări ale triggerului sunt conectate împreună (funcţionare de circuit inversor), este prezentată în fig. 1.19.

Fig. 1.18. Schema Trigger-ului Schmitt

Presupunând că la intrarea inversorului avem VIN=0V, adică intrarea se află

în 0 logic, ieşirea se va afla în 1 logic, deci VOUT=3,6V. Crescând progresiv tensiunea de intrare, ieşirea nu va trece în 0 logic până când tensiunea de intrare nu

VCC1

Q1 Q2

Q4

R1 4K

R3 1,8K

R2 390Ω

R6 1,1K

Q3 D1

Q5

R7 1K

R8 1,6K

R9 130Ω

R4 2K

R5 1K

Q6

D2 A B C D

DCBAY ⋅⋅⋅=


25

Fig. 1.19. Caracteristica de transfer a triggerului Schmitt

va ajunge la valoarea VP=1,9V. După ce ieşirea a trecut în 0 logic, va rămâne în această stare până când tensiunea de intrare va scădea sub valoarea VN=1,1V, moment în care ieşirea va trece în 1 logic.

Rolul histerezisului este evidenţiat în fig. 1.20. Se poate observa diferenţa dintre un inversor obişnuit şi unul cu histerezis, în cazul aplicării la intrare a unui semnal lent variabil în timp peste care s-a suprapus un zgomot.

Fig. 1.20. Explicativă pentru funcţionarea triggerului Schmitt a) Semnalul aplicat la intrarea inversorului; b) Semnalul de la ieşirea inversorului

fără histerezis; c) semnalul de la ieşirea inversorului cu histerezis.

VI

Vo

1

0

5

4

3

2

1 2 3 4 5

(a)

(c)

(b)

Lucrarea nr. 1

26

Proiectarea unui circuit RC Pornind de la schema din fig. 1.21, ne propunem să găsim expresia tensiunii

vC de la bornele condensatorului C.

Fig. 1.21. Schema unui circuit RC serie

Aplicând Kirchhoff II pe circuitul din fig. 1.21, obţinem:

Evv CR =+ , (1.1)

sau:

∫ =+⋅ EidtCiR

1. (1.2)

Se ştie că:

qvC C =⋅ (1.3)

şi idtdq = . (1.4)

Explicitând curentul i, obţinem:

dt

dvC

dt

vCd

dt

dqi CC ⋅=

⋅==

)( (1.5)

şi introducând rel. 1.5 în rel. 1.1, rezultă:

Evdt

dvRC C

C =+ . (1.6)

Scriind: i = ip + il, (1.7)

R C

K

vR vC

+ - E

i


27

unde: i – curentul tranzitoriu; ip – componenta permanentă; il – componenta liberă,

deducem tensiunea la bornele condensatorului:

∫∫ ∫ +== dtiCdti

Cidt

Cv lpC

111, (1.8)

adică:

ClCpC vvv += . (1.9)

Introducând rel. 1.9 în 1.6, obţinem succesiv:

Evvdt

vvdRC ClCp

ClCp=++

+)(

)(,

Evdt

dvRCv

dt

dvRC Cl

ClCp

Cp=+++ . (1.10)

În regim permanent este valabilă relaţia 1.6, deci avem:

Evdt

dvRC Cp

Cp=+ . (1.11)

Introducând rel. 1.11 în 1.10, obţinem:

0=+ ClCl v

dt

dvRC . (1.12)

Rezolvăm ecuaţia diferenţială (1.12) şi obţinem succesiv:

ClCl v

RCdt

dv 1−= ,

∫∫ −= dtRCvdv

Cl

Cl 1 ,

ktRC

vCl ln1

ln +⋅−= ,

VCp VCl

Lucrarea nr. 1

28

RC

t

Cl ekkeRC

tv

−

⋅=+−= lnlnlnln ,

RC

t

Cl ekv−

⋅= . (1.13)

Introducând 1.13 în 1.9, obţinem :

RC

t

CpC ekvv−

⋅+= . (1.14)

Pentru t=0 , 11

1

e

1e

0

0t

RC

t

===

=

−

,

kv(0)v CpC += , (1.15)

CpC v(0)vk −=⇒ . (1.16)

Introducând 1.16 în 1.14, obţinem :

[ ] RCt

CpCCpC ev(0)vvv−

⋅−+= , (1.17)

sau:

( ) ( ) ( ) ( )[ ] RCt

CCCC ev0vvtv−

⋅∞−+∞= . (1.18)

Scoţând RCt

e şi logaritmând, obţinem succesiv::

( ) ( )( ) ( )tvv

0vve

CC

CCRC

t

−∞

−∞= ,

( ) ( )( ) ( )tvv

0vvlnRCt

CC

CC

−∞

−∞⋅= . (1.19)

Pentru circuitul din fig. 1.22 care reprezintă partea cea mai importantă a

GTA, diagramele de semnal sunt cele din fig. 1.23, în care: VOH=3,6V; VOL=0,4V; IIL·R=0,2; VP=1,9V; VN=1,1V.

Descriem în continuare sumar funcţionarea schemei din fig. 1.22. În momentul cuplării tensiunii de alimentare (t=0, fig. 1.23),

02ππf

1X C →= ( )∞→f şi condensatorul C se comportă ca un scurtcircuit,

punând practic la masă intrarea porţii. Întrucât poarta funcţionează în regim de


29

inversor, ieşirea ei va comuta în 1 logic (VOH=3,6V) şi grupul RC va fi conectat la diferenţa de potenţial de 3,6V. Condensatorul C se încarcă după curba (1), fig. 1.23, tinzând către o diferenţă de potenţial la borne egală cu VOH.

Fig. 1.22 Schema GTA

Fig. 1.23. Explicativă pentru funcţionarea GTA

În momentul în care vC atinge valoarea VP=1,9V, conform caracteristicii de transfer din fig. 1.19, ieşirea porţii comută în 0 logic (VOL=0,4V≈0), conectând practic rezistenţa R la masă, deci în paralel cu condensatorul C. Condensatorul C va începe să se descarce pe rezistenţa R, tinzând către valoarea finală VOL+R·IIL a tensiunii la bornele sale, curba (2). Descărcarea încetează în momentul în care tensiunea vC de la intrarea porţii atinge pragul VN=1,1V, determinând comutarea ieşirii porţii în 1 logic (VOH=3,6V) ş.a.m.d. Calculul perioadelor de încărcare/descărcare a condensatorului C prin/pe rezistenţa R, poate fi efectuat utilizând relaţia 1.18, cu particularizările care se impun pentru u(∞), u(0) şi u(t).

Astfel, pentru calculul lui T1 vom avea: u(∞)=VOH=3,6V; u(0)=VN=1,1V; u(T1)=VP=1,9V, care conduc la:

R

C

“1”

vO vC

vO

t

vC

t

VOL

VOH

T1 T2

VOH

VP

VN

(1)

(2)

VOL+R·IIL

(a)

(b)

Lucrarea nr. 1

30

RCRCVV

VVRCT

POH

NOH 38.09,16,3

1,16,3lnln1 =

−

−⋅=

−

−⋅= . (1.20)

Pentru calculul lui T2 cunoaştem: u(∞)=VOL+ IIL·R =0,8V; u(0)=VN=1,4V; u(T2)=VP=1,1V şi se obţine:

0,91RC1,10,6

1,90,6RCT =

−

−⋅= ln2 . (1.21)

Din relaţia:

( )f

11,29RCRC0,910,38TTT 21 ==+=+= , (1.22)

se determină produsul RC. Astfel, pentru GTA-1, f=20KHz, deci:

31 10201,29

1RC

⋅⋅= .

Alegând R=390Ω (valoare standardizată), rezultă:

100nF101001010

1

101006

1

10203901,29

1C 97

7431=⋅==≅

⋅=

⋅⋅⋅= −− .

(1.23)

Pentru GTA-2, f=60KHz, deci:

32 10601,29

1RC

⋅⋅= ,

33nF103

10010

3

1

10300

1

10603901,29

1C 97

532=⋅=⋅=

⋅≅

⋅⋅⋅= −− (1.24)

Cel de-al doilea trigger Schmitt din componenţa GTA-1 şi GTA-2, fig. 1.3, are rolul de a îmbunătăţi fronturile impulsurilor, realizând concomitent şi funcţia logică de negaţie.

2.3.1.2. Proiectarea formatoarelor de tact automat Formatoarele de tact automat propriu-zise (fără circuitele de semnalizare şi

de interfaţă TTL-CMOS) sunt construite cu ajutorul circuitului basculant monostabil CDB4121 şi debitează la ieşire un impuls de durată standard atunci când la intrare le este aplicat un salt pozitiv de tensiune.


31

Durata standard a impulsului de la ieşire se calculează cu relaţia: T=0,7·RC (1.25) Din considerente legate de lucrările de laborator pentru a căror realizare au

fost proiectate, duratele impulsurilor de la ieşirea FTA-1 şi FTA-2 trebuie să fie de 40nsec, respectiv 300nsec.

Pentru o rezistenţă R11(13)=1,2kΩ, din relaţia 1.23 rezultă pentru FTA-1: C3=47pF

şi pentru FTA-2:

C4=360pF.

2.3.1.3. Proiectarea formatoarelor de tact manual Formatoarele de tact manual propriu-zise (fără circuitele de semnalizare şi

de interfaţă TTL-CMOS) sunt construite cu ajutorul circuitului basculant monostabil CDB4121 şi debitează la ieşire un impuls de durată standard, relaţia 1.22, atunci când la intrare le este aplicat manual, prin acţionarea tastelor TM-1, TM-2, un salt pozitiv de tensiune.

Cele două formatoare, FTM-1 şi FTM-2, sunt identice şi trebuie să debiteze la ieşire câte un impuls de durată 0,25sec., durată considerată optimă pentru o apăsare normală a tastelor de către orice operator.

Alegând R20(25)=68kΩ, valoare standardizată, din relaţia 1.23 rezultă C=5,2µF.

Se alege valoarea standardizată C5(6)=4,7µF şi rezultă o durată a impulsului de ieşire de 0,22sec.

2.3.1.4. Proiectarea divizoarelor de frecvenţă Divizoarele de frecvenţă propriu-zise (fără circuitele de semnalizare şi de

interfaţă TTL-CMOS) nu pun probleme deosebite de proiectare. Singurele elemente de circuit a căror valoare trebuie stabilită sunt rezistenţele R29(55) şi R30(56), fig. 1.9, a căror valoare s-a ales de 2,7kΩ pentru a nu aplica direct VCC=5V la intrarea inversorului (CDB404) şi pe pinii 11 ai circuitelor integrate CDB4193.

2.3.1.5. Proiectarea BIDP Blocul de introducere a datelor paralel propriu-zis (fără circuitele de

semnalizare şi de interfaţă TTL-CMOS) nu pune probleme de dimensionare a elementelor sale. Înscrierea informaţiei în fiecare dintre cele 8 locaţii ale sale se realizează prin acţionarea tastelor TSi aferente, iar resetarea generală se poate face fie manual, prin acţionarea tastei TR, fie automat, prin trimiterea unui front descrescător (1→0) pe borna de resetare generală.

Lucrarea nr. 1

32

2.3.1.6. Proiectarea BS În fig. 1.24 am prezentat schema unuia dintre cele 16 circuite de

semnalizare cu LED din componenţa BS.

Fig. 1.24. Schema unui circuit de semnalizare din BS

Pentru ca LED-ul să emită o radiaţie luminoasă suficient de puternică, se impune un curent IC=10 ...15mA. Alegem IC=13mA.

RC se calculează cu relaţia:

220Ω13

0,125

I

VVVR

C

CEsatLEDCCC ≅

−−=

−−= . (1.26)

Din catalog, rezultă un 800...420=Fβ , deci curentul de bază al

tranzistorului care ar asigura un IC=13mA atunci când tranzistorul Q ar fi saturat, ar trebui să se afle în plaja:

( )µA16...30420...800

13

β

II

F

CB === (1.27)

Calculul lui RB trebuie să ţină seama de necesitatea asigurării unei tensiuni

VBEsat=0,7V atunci când tensiunea de intrare VI prezintă cea mai mică valoare pentru 1 logic, adică atunci când circuitul de semnalizare din fig. 1.24 ar fi conectat la ieşirea unei porţi TTL standard, cu VO(TTL)=VI(CS)=2,4V.

RB se calculează aplicând teorema a II-a a lui Kirchhoff pe ochiul de ieşire al circuitului din fig. 1.24:

RB Q BC547C

VCC

RC

VI


33

( )kΩ56...10016...30

0,72,4

I

VVR

B

BEsatIminB =

−=

−= (1.28)

Se alege pentru RB o valoarea standardizată: RB=56kΩ,

capabilă să asigure saturaţia tranzistorului T pentru un Fβ mediu.

2.3.1.7. Proiectarea interfeţelor TTL-CMOS In afara lucrărilor de laborator obişnuite, Laboratorul de Circuite Integrate

Digitale găzduieşte şi activităţi de proiectare a Sistemelor digitale, atât în cadrul orelor de proiect de an cât şi în intervalele de timp alocate realizării proiectelor de diplomă.

Majoritatea sistemelor digitale proiectate utilizează mai multe familii de circuite logice, alese pe baza unor criterii de optimizare cum ar fi: preţul de cost, viteza de procesare a datelor, consumul de putere, etc. Interconectarea circuitelor care aparţin unor familii logice diferite necesită, de cele mai multe ori, adaptări de niveluri logice şi/sau de putere care se realizează prin intermediul unor circuite de interfaţă.

În proiectarea platformei multifuncţionale C.I.D. s-au utilizat numai circuite aparţinând familiei TTL (generatoare de tact automat, formatoare de tact automat şi manual, divizoare de frecvenţă, etc.) care se adaptează perfect cu toate circuitele din aceeaşi familie, dar care trebuie să poată comanda şi circuite integrate din familia CMOS. Prin urmare, a trebuit să optăm pentru o interfaţă TTL-CMOS care să realizeze adaptarea nivelurilor logice de la TTL la CMOS, fără a se pune şi problema unei adaptări de putere (datorită consumurilor infime pe care le implică intrările circuitelor CMOS).

Ilustrăm în fig. 1.25 diferenţele dintre nivelurile logice ale celor două familii.

Dacă la nivelul Low nu sunt probleme, în sensul că intrarea unei porţi CMOS recunoaşte cu o marjă de 1,5-0,4=1,1V nivelul maxim în stare Low al ieşirii porţii TTL care o comandă, la nivelul High există un interval (3,5-2,4=1,1V) în care poarta comandată CMOS nu poate interpreta ca 1 logic nivelul de tensiune de la ieşirea porţii TTL care o comandă.

Apare, prin urmare, necesitatea unei adaptări între cele două circuite, adaptare care să realizeze o deplasare a nivelului de 2,4V de la ieşirea porţii TTL, la o valoare de peste 3,5V care să poată fi interpretată de către intrarea porţii CMOS drept un 1 logic.

S-a optat pentru utilizarea unui circuit de interfaţă de tip “colector în gol”, fig. 1.26, în care inversorul este o poartă cu colectorul în gol. Calculul rezistenţei exterioare Rx se poate face utilizând relaţiile:

Lucrarea nr. 1

34

Fig. 1.25. Nivelurile logice TTL-CMOS

Fig. 1.26. Interfaţă TTL-CMOS cu circuit cu colectorul în gol

( )

( ) ( )maxCMOSIHmaxTTLOH

minTTLOHnDD(CMOS)mixmax INIm

VVR

⋅+⋅

−= , (1.29)

( )

( ) ( )maxCMOSILmaxTTLOL

maxTTLOLxDD(CMOS)maxmin INI

VVR

⋅−

−= , (1.30)

unde m reprezintă numărul de porţi TTL ale căror ieşiri sunt conectate în paralel, iar N reprezintă numărul de porţi CMOS comandate. În urma calculelor (VDDmin=5V, VDDmax=18V, VOH(TTL)min=2,4V, VOL(TTL)max=0,4V, m=1, IOH(TTL)max=800µA, IOL(TTL)max=16mA, N=10 şi curenţii de intrare ai porţii CMOS comandate – naglijabili) rezultă Rx max=3kΩ şi Rx min=1kΩ şi se alege Rx=1kΩ, valoare pentru care, experimental, fronturile prezintă cea mai corectă formă.

S-a adoptat acest tip de interfaţă pentru toate circuitele platformei

High

Low

High

Low

TTL ieşire

CMOS intrare

5V 5V

0V 0V

0,4V

2,4V

1,5V

3,5V

TTL

5V

CMOS

5 …15V

Rx


35

multifuncţionale.

2.3.1.8. Proiectarea ansamblului platformei multifuncţionale Proiectarea ansamblului platformei multifuncţionale a trebuit să ţină seama

de tipul şi numărul circuitelor de comandă şi semnalizare pe care trebuia să le conţină, de faptul că circuitele de comandă trebuiau prevăzute cu borne de ieşire separate pentru comanda circuitelor TTL şi CMOS, precum şi de o totală versatilitate în ceeace priveşte tensiunea de alimentare a circuitelor CMOS comandate şi implicit a interfeţelor TTL-CMOS.

A rezultat “Faţa estetică” a platformei prezentată în fig. 1.1. Din motive estetice şi funcţionale, s-a impus construirea platformei

multifuncţionale (planşa I) pe un ansamblu de două plăci suprapuse, interconectate din punct de vedere electric şi rigidizate din punct de vedere mecanic printr-un lanţ de conectori dispuşi în apropierea conturului celor două plăci (planşele II şi III). A rezultat un ansamblu perfect rigid, deosebit de atrăgător ca aspect şi extrem de funcţional.

2.3.2. Proiectarea platformei de montaj

2.3.2.1. Proiectarea platformei propriu-zise Platforma de montaj propriu-zisă trebuia să răspundă tuturor exigenţelor

unui laborator modern de C.I.D. în care să se poată testa circuite digitale dintre cele mai complexe. S-a considerat că acoperirea unei game de circuite integrate cu un număr de pini cuprins între 8 şi 40 este suficientă.

A rezultat o platformă de montaj (planşa IV) cu 7 “socluri” a câte 20 pini şi 4 a câte 40 pini.

Deoarece în locul soclurilor s-au utilizat reglete, în cazul regletelor corespunzătoare “soclurilor” cu 40 pini s-a adoptat varianta unor reglete intermediare, plantate între cele extreme si conectate pin cu pin cu regletele inferioare ale “soclului”. S-a creat astfel posibilitatea utilizării acestor zone şi pentru circuite integrate mici, ceeace extinde mult posibilităţile de utilizare a platformei de montaj.

Platforma de montaj a mai fost prevăzută şi cu câte două linii de alimentare prevazute cu pini, pentru fiecare rând de socluri.

2.3.2.2. Proiectarea măştilor pentru numerotarea pinilor CI Versatilitatea platformei de montaj a impus renunţarea la o numerotare

rigidă, permanentă, a pinilor soclurilor de circuite integrate. Deoarece montajul în sine ar pune mari probleme în cazul absenţei

numerotării pinilor în discuţie, s-a adoptat varianta unor măşti perfect versatile (planşa V), confecţionate din hârtie format A4, proiectate în Word şi extrem de uşor modificabile, care se pot decupa adecvat şi suprapune perfect peste platforma de montaj, marcând pinii integratului fără a deranja procesul de cablare a schemei implementate pe platformă.

Lucrarea nr. 1

36

3. Desfăşurarea lucrării

3.1. Testarea platformei multifuncţionale

3.1.1. Testarea blocului de alimentare a) Se verifică starea “deschis” a întrerupătoarelor K1 şi K2 din BA-1; b) Se introduce conectorul platformei multifuncţionale în perechea sa de pe

partea laterală a tabloului electric dintre mese; c) Se cuplează, în tabloul electric, cheia comutatoare aferentă mesei de

lucru; d) LED-urile 7 şi 8 se vor aprinde, indicând prezenţa tensiunilor VCC1, VCC2

şi a masei în platformă, dar numai înainte de K1 şi K2, v. fig. 1.2; e) Se măsoară cu un voltmetru tensiunile VCC1 şi VCC2 faţă de masă; f) Se cuplează întrerupătorul K1, trimiţându-se tensiunea VCC1 în toată

platforma multifuncţională, mai puţin în colectorii tranzistoarelor din bufferele cu colector în gol;

g) Se remarcă aprinderea unora dintre LED-urile din circuitele de semnalizare ale blocurilor DF-1, DF-2 şi BIDP, precum şi a celor din blocurile GTA-1 şi GTA-2;

h) Se resetează DF-1, DF-2 şi BIDP, singurele LED-uri de pe platformă care mai rămân aprinse fiind cele din BA-1 şi cele din GTA-1 şi GTA-2. Motivul pentru care acestea din urmă rămân aprinse a fost discutat anterior;

i) Se cuplează întrerupătorul K2 care trimite tensiunea VCC2 la colectorii tranzistoarelor din bufferele cu colector în gol.

3.1.2. Testarea blocului generatoarelor de tact automat a) Conectând un osciloscop cu două canale între una din ieşirile TTL, respectiv CMOS ale GTA-1 şi masă, se vizualizează formele de undă din fig. 1.4; b) Se determină perioada T a oscilaţiilor GTA-1, făcând produsul dintre numărul de diviziuni pe care se întinde T şi timpul/diviziune afişat de osciloscop;

c) Se determină frecvenţa f a oscilaţiilor cu relaţia T

1f = şi se verifică

faptul ca aceasta se apropie ca valoare de 20 kHz; d) Se determină amplitudinea ATTL a oscilaţiilor, făcând produsul dintre numărul de diviziuni pe verticală şi scala de tensiune afişată de osciloscop; e) Se determină amplitudinea ACMOS a oscilaţiilor în aceeaşi manieră ca la punctul (d); f) Se repetă experimentele de la punctele (a) ... (e) pentru GTA-2.


37

3.1.3. Testarea blocului formatoarelor de tact automat a) Se cuplează ieşirea TTL a GTA-1 la intrarea FTA-1 cu ajutorul unei singure conexiuni;

Amintim faptul că un astfel de cuplaj ar necesita în mod normal două conexiuni (firul cald şi masa), dar deoarece platforma multifuncţională are masă comună pentru toate circuitele, este suficientă o singură conexiune (firul cald).

b) Se conectează sonda corespunzătoare canalului 1 al osciloscopului la intrarea FTA-1 şi cea de-a doua sondă – la ieşirea TTL a aceluiaşi circuit. Se vizualizează formele de undă din fig. 1.6; c) Mutând cea de-a doua sondă la ieşirea CMOS a lui FTA-1 se vizualizează formele de undă şi se compară cu cele obţinute la punctul (b); d) Se repetă experimentele de la punctele (a) ... (c) pentru FTA-2. 3.1.4. Testarea blocului formatoarelor de tact manual a) Fără a face nici o conexiune suplimentară, se apasă TM-1 şi se constată că LED-ul din circuitul de semnalizare de la ieşirea FTM-1 rămâne aprins un interval de timp mai mare decât cel în care tasta a fost apăsată. Se justifică în acest mod diagramele din fig. 1.8; b) Se repetă experimentul de la punctul (a) pentru FTM-2. 3.1.5. Testarea blocului divizoarelor de frecvenţă a) Se pune divizorul de frecvenţă în regim de numărător comandat prin tact manual, conectându-se ieşirea TTL a FTM-1 la intrarea DF-1; b) Se resetează DF-1 acţionând TR-1; c) Apăsând repetat tasta TM-1 se verifică, cu ajutorul circuitelor de semnalizare din DF-1 faptul că acesta numără corect; d) Se conectează intrarea lui DF-1 la intrarea lui FTM-1, adică se conectează intrarea lui DF-1 direct la tasta TM-1 (vezi schema din fig. 1.7); e) Se apasă în mod repetat tasta TM-1 şi se verifică faptul că DF-1 numără incorect din cauza impulsurilor parazite introduse de tastă; f) Se conectează ieşirea TTL a lui GTA-1 la intrarea lui DF-1; g) Se resetează DF-1; h) Se constată că toate cele 8 LED-uri din circuitele de semnalizare ale lui DF-1 sunt permanent aprinse. În realitate, ele pulsează cu o frecvenţă foarte mare şi ochiul le percepe ca fiind permanent aprinse; i) Se pune sonda corespunzătoare canalului 1 al osciloscopului pe pinul de intrare în primul bistabil din structura DF-1, iar sonda cealaltă pe pinul A1 de la ieşirea aceluiaşi bistabil. Se observă perioada dublă a impulsurilor de la ieşirea bistabilului, deci frecvenţa pe jumătate faţă de cea a impulsurilor aplicate la intrare. j) Se repetă experimentul de la punctul (i) pentru ieşirile CMOS şi se evidenţiază diferenţele care apar; k) Cu GTA-1 cuplat la intrarea lui DF-1, se cuplează în cascadă cu DF-1 divizorul de frecvenţă DF-2 (ieşirea TTL A7 a lui DF-1 cu intrarea lui DF-2). Se

Lucrarea nr. 1

38

realizează astfel un numărător pe 16 biţi , la care ultimii 7 biţi pulsează cu o frecvenţă din ce în ce mai mică pe măsură ce ne deplasăm de la B1 către B7.

Operaţiunile de numărare şi divizare de frecvenţă sunt acum evidente. 3.1.6. Testarea blocului pinilor liberi a) Se aduce succesiv VCC1 în câte una din zonele G1, G2 şi G3 şi se verifică

cu unul dintre circuitele de semnalizare ale lui BS existenţa lui 1 logic pe fiecare dintre cei 12 pini ai fiecărei zone.

3.1.7. Testarea blocului tastelor a) Se conectează succesiv una din bornele tastelor Ti, cu i=1, 2, 3, la VCC1,

iar cealaltă bornă se conectează la unul din cele 16 circuite de semnalizare din BS; b) Se apasă tasta Ti şi se verifică aprinderea LED-ului din circuitul de

semnalizare respectiv. 3.1.8. Testarea blocului de introducere a datelor paralel a) Se apasă tasta de RESET, TR, astfel încât toţi cei 8 bistabili ai blocului să

fie puşi pe zero; b) Se apasă tastele TSi şi se obţine configuraţia binară dorită pe octetul din

BIDP, vizualizată pe cele 8 LED-uri; c) Se resetează bistabilii prin acţionarea tastei TR. 3.1.9. Testarea blocului de semnalizare a) Se conectează un fir de conexiune la VCC1 (1 logic) şi se ating cu

extremitatea cealaltă a firului pinii de intrare ai celor 16 circuite de semnalizare. Se constată aprinderea succesivă a celor 16 LED-uri;

b) Cu firul de conexiune conectat la masă (0 logic) se repetă experimentul de la punctul (a). Se constată că toate LED-urile rămân stinse.

3.1.10. Testarea blocului de afişaj cu 7 segmente

(a) Se conectează în ordine pinii a , b , ..., p , la ieşirile TTL ale BIDP, de la rangul 20 la rangul 27;

(b) Se conectează pinii D1, ..., D4, la ieşirile B0, ..., B3 ale DF-2, pus în regim de numărător comandat prin tact manual (intrarea lui DF-2 cuplată la ieşirea TTL a lui FTM-2);

(c) Se acţionează succesiv TM-2 şi se constată vizualizarea pe display-urile cu 7 segmente a tuturor segmentelor şi punctelor;

(d) Se acţionează succesiv TS0, ..., TS7 şi se constată dezactivarea succesivă

a segmentelor a , b , ..., g şi în final a punctelor p ; (e) Se resetează BIDP prin acţionarea tastei TR şi se constată reaprinderea

pe cele 4 display-uri a tuturor segmentelor şi punctelor.


39

3.2. Testarea platformei de montaj Se verifică cu ajutorul unui ohmmetru toate legăturile dintre pinii şi baretele

instalate pe platformă. 4. Conţinutul referatului 4.1. Schemele GTA, fig. 1.3; 4.2. Diagramele obţinute experimental pentru semnalele de la ieşirile TTL şi CMOS ale GTA-1 şi GTA-2, după modelul prezentat în fig. 1.4; 4.3. Valorile măsurate ale frecvenţelor f1 şi f2. Descrierea şi explicarea operaţiunilor de măsurare; 4.4. Schemele FTA, fig. 1.5; 4.5. Diagramele obţinute experimental pentru semnalele de la intrările şi ieşirile FTA, după modelul prezentat în fig. 1.6; 4.6. Schemele FTM, fig. 1.7; 4.7. Diagramele semnalelor de la intrările şi ieşirile FTM, fig. 1.8; 4.8. Schema DF-1, fig. 1.9; 4.10. Diagramele de semnal ale intrării şi primilor 4 biţi de ieşire ai DF-1 (A0, A1, A2 şi A3), în corespondenţă temporală. În construcţia diagramelor se va ţine seama de următoarele:

- înainte de aplicarea primului impuls de tact, divizoarele sunt resetate;

- impulsurile de tact aplicate la intrarea lui DF-1 sunt active pe front crescător;

4.11. Schema BIDP, fig. 1.13; 4.12. Schema blocului de semnalizare BS, fig. 1.14;

4.13. Schema blocului de afişaj cu 7 segmente, fig. 1.15; 4.14. Observaţii personale ale studentului.

lab.01 - prezentarea platformei de laborator · 2018. 10. 17. · prezentarea platformei de...

Documents