5.4. multiplexoare -...

5.4. MULTIPLEXOARE

Multiplexoarele (MUX) – sunt circuite logice combinaţionale cu m intrări şi o

singură ieşire, care permit transferul datelor de la una din intrări spre ieşirea unică.

Selecţia intrării de la care se transferă datele se face prin intermediul unui cuvânt de

cod de selecţie numit adresă, cuvânt care are n biţi. Numărul de intrări m este egal

cu numărul combinaţiilor logice de adresă 2n a căror apariţie urmează să autorizeze

accesul succesiv al intrărilor către ieşire ( m=2n). Schema de principiul a unui

multiplexor este prezentată în figura 5.4.1.

Figura 5.4.1 Schema de principiu a unui multiplexor

În funcţie de poziţia comutatorului K la ieşirea Y va fi transmis semnalul uneia din

intrările de date I. Poziţia comutatorului este comandată de nivelul logic al intrărilor

de selecţie (A1, A2,...An), care formează adresa unei anumite intrări de date.

Multiplexorul mai este prevăzut cu o intrare de autorizare (E) care permite

funcţionarea sau blocarea multiplexorului.

În practică se utilizează următoarele tipuri de multiplexoare:

Cu 2 intrări si o linie de adresă (SN74LS157, CDB 4157);

Cu 4 intrări şi 2 linii de adresă (SN74LS153, CDB 4153);

Cu 8 intrări şi 3 linii de adresă (SN74LS151, CDB 4151);

Cu 16 intrări şi 4 linii de adresă (SN74LS150, CDB 74150).

Intrări de date

I2

I0

I1

I3

I4

Im

K Y I0

A0 A1 A2 An

Intrări de selecţie

Ieşire

Intrare de autorizare

E

1. MULTIPLEXOR CU 2 INTRĂRI

Acest multiplexor (fig.5.4.2 a) permite transferul datelor de pe intrările de date I0 şi I1

la ieşirea Y în funcţie de starea logică a intrării de selecţie A conform tabelei de

adevăr din ( fig. 5.4.2 b).

Când A=0 pe ieşirea Y se transferă datele de pe intrarea I0

Când A=1 pe ieşirea Y se transferă datele de pe intrarea I1

a b

Figura 5.4.2 Multiplexor cu 2 intrări

Realizat cu porţi logice elementare, multiplexorul cu 2 intrări arată ca în figura 5.4.3

Figura 5.4.3 Multiplexorul cu 2 intrări realizat cu porţi logice

Prezentarea circuitului SN 74LS157 (4 multiplexoare cu 2 intrări)

Configuraţia terminalelor Tabelul de adevăr

Figura 5.4.4 Multiplexorul cu 2 intrări SN74SL157

Intrări Ieşire

A I0 I1 Y

0 0 X 0

0 1 X 1

1 X 0 0

1 X 1 1

INTRĂRI Ieşire

A B Y

1 X X X 0

0 1 1 X 1

0 1 0 X 0

0 0 X 1 1

0 0 X 0 0

3B 4B 4Y 3A +V

1B

4A

1A ��/𝑩 2B 2Y 1Y

3Y

2A 0V

SN74LS157

1 2 3 4 5 6 7 8

9 10 11 12 13 14 15 16

�� /𝑩

A

I1 I0

Y

MUX 2:1

A

I0 I1

Y


Acest multiplexor (fig.5.4.5 a) permite transferul datelor de pe intrările de date I0, I1,

I2, I3 la ieşirea Y în funcţie de starea logică a intrărilor de selecţie A0, A1 conform

tabelei de adevăr din ( fig. 5.4.5 b).

Când A1=0, A0=0 ( 0 ) pe ieşirea Y se transferă datele de pe intrarea I0




a b


Realizat cu porţi logice elementare, multiplexorul cu 4 intrări arată ca în figura 5.4.6


Intrări

selecţie Intrări date

Ieşire

A1 A0 I0 I1 I2 I3 Y

0 0 0 X X X 0

0 0 1 X X X 1

0 1 X 0 X X 0

0 1 X 1 X X 1

1 0 X X 0 X 0

1 0 X X 1 X 1

1 1 X X X 0 0

1 1 X X X 1 1

A0

I0 I1

Y

MUX 4:1 A1

I2 I3

A0 A1

I0

I1

I2

I3

Y

Prezentarea circuitului SN 74LS153 (2 multiplexoare cu 4 intrări)

Configuraţia terminalelor

Tabelul de adevăr

Intrări selecţie Intrări date Autorizare Ieşire

B A C0 C1 C2 C3 Y

X X X X X X 1 0

0 0 0 X X X 0 0

0 0 1 X X X 0 1

0 1 X 0 X X 0 0

0 1 X 1 X X 0 1

1 0 X X 0 X 0 0

1 0 X X 1 X 0 1

1 1 X X X 0 0 0

1 1 X X X 1 0 1


2C0 2C3 2C2 2C1 +V

1C2

A

1C3 𝟏�� 1Y B 1C1

2Y

1C0 0V

SN74LS153

1 2 3 4 5 6 7 8

9 10 11 12 13 14 15 16

𝟐��


Acest multiplexor (fig.5.4.8 a) permite transferul datelor de pe intrările de date I0, I1,

I2, I3, I4, I5, I6, I7, la ieşirea Y în funcţie de starea logică a intrărilor de selecţie A0,

A1, A2 conform tabelei de adevăr din ( fig. 5.4.8 b).

Când A2=0, A1=0, A0=0 ( 0 ) pe ieşirea Y se transferă datele de pe intrarea I0








a

b


INTRĂRI SELECŢIE IEŞIRE

A2 A1 A0 Y

0 0 0 I0

0 0 1 I1

0 1 0 I2

0 1 1 I3

1 0 0 I4

1 0 1 I5

1 1 0 I6

1 1 1 I7

A0

Y

MUX 8:1 A1

I4 I5 I6 I7 I0 I1 I2 I3

A2

Realizat cu porţi logice elementare, multiplexorul cu 8 intrări arată ca în figura 5.4.9.


Prezentarea circuitului SN 74LS151 (1 multiplexor cu 8 intrări)

Configuraţia terminalelor Tabelul de adevăr


INTRĂRI IEŞIRI

SELECŢIE Autorizare Y

A2 A1 A0

X X X 1 0 1

0 0 0 0 D0

0 0 1 0 D1

0 1 0 0 D2

0 1 1 0 D3

1 0 0 0 D4

1 0 1 0 D5

1 1 0 0 D6

1 1 1 0 D7

A1 D6 D7 A0 +V

D1

D5

D2 �� D0

9

A2

Y 0V

SN74LS151

1 2 3 4 5 6 7 8

9 10 11 12 13 14 15 16

D3

D4

A0

A1

A2

I0 I1 I2 I3 I4 I5 I6 I7

Y

0 1

Prezentarea circuitului SN 74LS150 (1 multiplexor cu 16 intrări)

Configuraţia terminalelor

Tabelul de adevăr


INTRĂRI Ieşire

D C B A Y

X X X X 1 1

0 0 0 0 0

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 0

0 1 0 1 0

0 1 1 0 0

0 1 1 1 0

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 0

+V

E7

SN74LS150

1 2 3 4 5 6 7 8

17 18 19 20 21 22 23 24

9 10 11 12

13 14 15 16

�� E6 0V E5 E4 E3 E2 E1 E0 Y D

E8 C E9 E10 E11 E12 E13 E14 A B E15

A0 A1

I0

I1

I2

I3

VCC

5V

U1

74LS153N

2Y9

2C010

2C111

2C212

2C313

A14

B2

~1G1

1Y7

1C06

1C15

1C24

1C33

~2G15

E

000

0

0

0

0

111

1

1

1

1

LED

R1

150Ω

VERIFICAREA PRACTICĂ A MULTIPLEXORULUI CU 4 INTRĂRI - SN 74LS153

În figura 5.4.12 este schema unui circuit de verificare practică a unui

multiplexor cu 4 intrări realizată cu simulatorul Multisim.

Comutatoarele I0, I1, I2 sunt intrările de date care pot fi 0 logic sau 1 logic în funcţie

de poziţia comutatorului.

Comutatoarele A0, A1 sunt intrările de selecţie care pot fi 0 logic sau 1 logic în

funcţie de poziţia comutatorului.

Comutatorul E este intrarea de autorizare care poate fi 0 logic sau 1 logic în funcţie

de poziţia comutatorului.

La ieşirea circuitului (Y) este conectat prin intermediul unui rezistor R un LED care

luminează în 1 logic şi este stins în 0 logic.

Figura 5.4.12 Schemă de verificare a multiplexorului SN74SL153

Pentru verificarea funcţionării se poziţionează comutatoarele conform tabelei de

adevăr din figura 5.4.5 şi se observă starea LED-ului de la ieşirea multiplexorului.

5.5. DEMULTIPLEXOARE Demultiplexoarele (DMUX) – sunt circuite logice combinaţionale cu o singură

intrare şi m ieşiri, care permit transferul datelor de la intrarea unică spre una din cele

m ieşiri. Selecţia ieşirii spre care se transferă datele se face prin intermediul unui

cuvânt de cod de selecţie numit adresă, cuvânt care are n biţi. Numărul de ieşiri m

este egal cu numărul combinaţiilor logice de adresă 2n a căror apariţie urmează să

autorizeze transferul semnalului de intrare succesiv către cele m ieşiri ( m=2n).

Schema de principiul a unui demultiplexor este prezentată în figura 5.5.1

.

Figura 5.5.1 Schema de principiu a unui demultiplexor

În funcţie de poziţia comutatorului K , semnalul de intrare I va fi transmis uneia din

ieşirile de date Y0, Y1, Y2, .....Ym. Poziţia comutatorului este comandată de nivelul

logic al intrărilor de selecţie (A1, A2,...An), care formează adresa unei anumite ieşiri

de date.

Când codul cuvântului de la intrarea de selecţie (A0,...An) corespunde cu adresa

unei ieşiri (Y0,....Ym ), semnalul de la intrarea de date (I) este transmis către acea

ieşire. Celelalte ieşiri (care nu sunt active) vor trece în 0 logic (la unele circuite în 1

logic).

Demultiplexorul mai este prevăzut cu o intrare de autorizare (E) care permite

funcţionarea sau blocarea demultiplexorului.

Principala utilizare a demultiplexorului este conversia serie – paralel a datelor binare.

Ieşiri de date

Y2

Y0

Y1

Y3

Y4

Ym

K

I

A0 A1 A2 An

Intrări de selecţie

Intrare de date

Intrare de autorizare

E

P0

P1

P2

P3

1. DEMULTIPLEXOR CU 4 IEŞIRI

Acest multiplexor (fig.5.5.2 a) permite transferul datelor de pe intrarea de date I la

una din ieşirile Y0, Y1, Y2, Y3 în funcţie de starea logică a intrărilor de selecţie A0,

A1 conform tabelei de adevăr din ( fig. 5.5.2 b).

Când A1=0, A0=0 ( 0 ) semnalul de pe intrarea I se transferă pe ieşirea Y0




a

b

Figura 5.5.2 Demultiplexor cu 4 ieşiri

Realizat cu porţi logice elementare, demultiplexorul cu 4 ieşiri arată ca în figura 5.5.3

Figura 5.5.3 Demultiplexorul cu 4 ieşiri realizat cu porţi logice

Prezentarea demultiplexorului cu 4 ieşiri - 74LS155N (figura 5.5.4)

Intrări

selecţie

Intrare

date Ieşiri de date

A1 A0 I Y0 Y1 Y2 Y3

0 0 0 0 0 0 0

0 0 1 1 0 0 0

0 1 0 0 0 0 0

0 1 1 0 1 0 0

1 0 0 0 0 0 0

1 0 1 0 0 1 0

1 1 0 0 0 0 0

1 1 1 0 0 0 1

A0

Y0 Y1

I

DMUX 1:4 A1

Y2 Y3

Y0

Y1

Y2

Y3

I

A0 A1

Configuraţia terminalelor:

Tabelul de adevăr

Circuit de verificare a demultiplexorului

Figura 5.5.4 Demultiplexorul cu 4 ieşiri 74LS155N

Intrări

selecţie

Intrare

autorizare

Intrare

date Ieşiri de date

A1 A0 I

0 0 0 0 1 1 1 1

0 0 0 1 0 1 1 1

0 1 0 0 1 1 1 1

0 1 0 1 1 0 1 1

1 0 0 0 1 1 1 1

1 0 0 1 1 1 0 1

1 1 0 0 1 1 1 1

1 1 0 1 1 1 1 0

X X 1 X 1 1 1 1

U1

74LS155N

1Y07

1Y16

1Y25

1Y34

2Y09

2Y110

2Y211

2Y312

1C1

~1G2

~2C15

~2G14

A13

B3

A0

A1

I

E

VCC

5V

R1

150Ω

R2

150Ω

R3

150Ω

R4

150Ω

LED3 LED2 LED1 LED0

0V

+V 1I

𝟏��

B

A

2I

𝟐��

𝟏𝒀𝟑

𝟏𝒀𝟐

𝟏𝒀𝟏

𝟏𝒀𝟎

𝟐𝒀𝟑

𝟐𝒀𝟏

𝟐𝒀𝟎

𝟐𝒀𝟐

2. DEMULTIPLEXOR CU 8 IEŞIRI

Acest multiplexor (fig.5.5.5 a) permite transferul datelor de pe intrarea de date I la

una din ieşirile Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7 în funcţie de starea logică a intrărilor

de selecţie A0, A1, A2 conform tabelei de adevăr din ( fig. 5.5.5 b).

Când A2=0, A1=0, A0=0 ( 0 ) semnalul de pe intrarea I se transferă pe ieşirea Y0








a

INTRĂRI IEŞIRI

I A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

⁄ 0 0 0 0 0 0 0 0 0 0 ⁄

⁄ 0 0 1 0 0 0 0 0 0 ⁄ 0

⁄ 0 1 0 0 0 0 0 0 ⁄ 0 0

⁄ 0 1 1 0 0 0 0 ⁄ 0 0 0

⁄ 1 0 0 0 0 0 ⁄ 0 0 0 0

⁄ 1 0 1 0 0 ⁄ 0 0 0 0 0

⁄ 1 1 0 0 ⁄ 0 0 0 0 0 0

⁄ 1 1 1 ⁄ 0 0 0 0 0 0 0

b

Figura 5.5.5 Demultiplexor cu 8 ieşiri

A0

I

DMUX 1:8 A1

A2

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Realizat cu porţi logice elementare, demultiplexorul cu 8 ieşiri arată ca în figura 5.5.6

Figura 5.5.6 Circuit de verificare a demultiplexorului cu 8 ieşiri realizat cu porţi logice

Prezentarea demultiplexorului cu 8 ieşiri - 74LS138N (figura 5.5.7)

a. Configuraţia terminalelor

b. Tabelul de adevăr

INTRĂRI IEŞIRI

E A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

0 0 ⁄ 0 0 0 1 1 1 1 1 1 1 ⁄

0 0 ⁄ 0 0 1 1 1 1 1 1 1 ⁄ 1

0 0 ⁄ 0 1 0 1 1 1 1 1 ⁄ 1 1

0 0 ⁄ 0 1 1 1 1 1 1 ⁄ 1 1 1

0 0 ⁄ 1 0 0 1 1 1 ⁄ 1 1 1 1

0 0 ⁄ 1 0 1 1 1 ⁄ 1 1 1 1 1

0 0 ⁄ 1 1 0 1 ⁄ 1 1 1 1 1 1

0 0 ⁄ 1 1 1 ⁄ 1 1 1 1 1 1 1

Figura 5.5.7 Demultiplexorul cu 8 ieşiri 74LS138N

P7 P6 P5 P4 P3 P2 P1 P0

A2

A1

A0

I

VCC

5V

Y0Y1Y2Y3Y4Y5Y6Y7

0V

+V A0

A2

E

𝑬𝟐𝑨

𝒀𝟎

𝒀𝟐

𝒀𝟏

𝒀𝟕

𝒀𝟑

𝒀𝟓

𝒀𝟔

𝒀𝟒

A1

𝑬𝟐𝑩

Figura 5.5.7 Circuit de verificare a demultiplexorului cu 8 ieşiri – 74LS138N

A0

A1

A2

I

VCC

5V

U1

74LS138N

Y015

Y114

Y213

Y312

Y411

Y510

Y69

Y77

A1

B2

C3

G16

~G2A4

~G2B5

R1

150Ω

Y0

R2

150Ω

R3

150Ω

R4

150Ω

R5

150Ω

R6

150Ω

R7

150Ω

Y1Y2Y3Y4Y5Y6Y7

R8

150Ω

5.4. multiplexoare -...

Documents