electronica digitala memorator

Upload: palea-ion

Post on 10-Jul-2015

236 views

Category:

Documents


22 download

TRANSCRIPT

OVIDIU SPTARI

MANUALULABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALASCURT SINTEZ

ULBS 2003

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

CUPRINSSistemul de numeraie zecimal Sistemul de numeraie binar Sistemul de numeraie octal Sistemul de numeraie hexazecimal Exemple de conversii de cod Adunarea i scderea numerelor nezecimale Reprezentarea numerelor negative Inmulirea i mprirea in binar Codarea binar a numerelor zecimale Probleme si aplicatii pag.1 pag.1 pag.1 pag.2 pag.2 pag.3 pag.4 pag.4 pag.5 pag.5 pag.6 pag.6 pag.6 pag.7 pag.7 pag.7 pag.8 pag.8 pag.8 pag.9 pag.9 pag.10 pag.12 pag.14 pag.14 pag.15 pag.15 pag.16 pag.17 pag.18 pag.19 pag.19 pag.20 pag.20 pag.21 pag.22 pag.23 pag.28 pag.34 pag.45 pag.48 pag.58 pag.67 pag.68

CAP.1 SISTEME DE NUMERATIE.CODURI1.1. 1.2. 1.3. 1.4. 1.5. 1.6. 1.7. 1.8. 1.9. 1.10.

CAP.2 FAMILII DE CIRCUITE LOGICE2.1. POARTA D.T.L. (Diod-Tranzistor-Logic) 2.2. POARTA T.T.L. STANDARD SI-NU 2.3. POARTA E.C.L. (structura de baza 2.4. POARTA TTL- TSL ((Three-State-Logic-structura de baza) 2.5. POARTA TTL DE PUTERE CU COLECTOR IN GOL (OPEN-COLECTOR) 2.6 POARTA IIL (INTEGRATED-INJECTION-LOGIC) STRUCTURA SAU-SAU-NU 2.7 INVERSORUL CMOS (complementary-MOS) 2.8 INTERCONECTAREA TTL-CMOS i CMOS-TTL 2.9 REGULI DE LEGARE A INTRRILOR TTL NEUTILIZATE

CAP.3 CIRCUITE LOGICE COMBINATIONALE3.1. TEOREMELE SI AXIOMELE ALGEBREI BOOLEENE. 3.2. CIRCUITE LOGICE COMBINAIONALE. DEFINIII. 3.3. REPREZENTARI ALE FUNCTIILOR DE TRANSFER. 3.4. MINIMIZAREA FUNCTIILOR DE TRANSFER UTILIZAND DIAGRAMA KARNAUGH. 3.5. SINTEZA CU PORI SI-NU A FUNCILOR DE TRANSFER. 3.6. SINTEZA CU PORI SAU-NU A FUNCILOR DE TRANSFER. 3.7 CIRCUITE LOGICE COMBINATIONALE INTEGRATE CIRCUITUL CODIFICATOR/DECODIFICATOR. CIRCUITUL MULTIPLEXOR I DEMULTIPLEXOR. IMPLEMENTAREA FUNCILOR LOGICE UTILIZND MULTIPLEXOARE CIRCUITUL SUMATOR. GENERATORUL/DETECTOR DE PARITATE PARA SI IMPARA COMPARATOARE NUMERICE 3.8 MEMORII ROM (READ ONLY MEMORY) 3.9. ARII LOGICE PROGRAMABILE (PLA)- structur 3.10. UNITATEA LOGICO-ARITMETIC 74181 3.11. CIRCUITE LOGICE COMBINATIONALE- APLICATII 3.12. DATE DE CATALOG CAP. 4. CIRCUITE LOGICE SECVENTIALE 4.1. CIRCUITE LOGICE SECVENTIALE. GENERALITII I DEFINIII 4.2. SINTEZA AUTOMATELOR SINCRONE SI ASINCRONE. 4.3. CIRCUITE BASCULANTE BISTABILE. 4.4. REGISTRE 4.5. CIRCUITE NUMRTOARE. 4.6. MEMORII RAM. 4.7. CIRCUITE LOGICE SECVENTIALE PROBLEME. 4.8. TESTE DE AUTOEVALUARE.

1

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

ELECTRONICA DIGITALACAPITOLUL 1 - SISTEME DE NUMERATIE.CODURI1.1. Sistemul de numeraie zecimal Sistemul de numeraie utilizat cel mai frecvent este sistemul de numeraie poziional. Intr-un asfel de sistem, un numr se reprezint printr-un ir de cifre n care fiecare din poziile cifrelor are o anumit pondere. Valoarea unui numr este suma ponderat a cifrelor sale, de exemplu: 1734=1x1000+7x100+3x10+4x1 Virgula zecimal face posibil utilizarea unor puteri ale lui 10 att pozitive ct i negative: 5185,68=5x1000+1x100+8x10+5x1+6x0,1+8x0,01 In general: un numr N de forma n1n0n-1n-2 are valoarea: N=n1101+n0100+n-110-1+n-210-2 adic : N =i=n

d

p 1

i

r i

Cifra cea mai din stnga este este cifra de cel mai mare ordin sau cifra cea mai semnificativ (MSB) iar cifra cea mai din dreapta este cifra de cel mai mic ordin sau cifra cea mai puin semnificativ (LSB). 1.2 Sistemul de numeraie binar Baza de numeraie este 2 iar valoarea numrului este: B = Exemple de echivalente zecimale ale numerelor binare: 100112=1x24+0x23+0x22+1x21+1x20=1910 1000102=1x25+0x24+0x23+1x22+1x21+0x20=3410 101,0012=1x22+0x21+1x20+0x2-1+0x2-2+1x2-3=5,12510 Exemplu de transformare binar- zecimal: 179:2=89 rest 1 (LSB) :2= 44 rest 1 :2= 22 rest 0 :2= 11 rest 0 deci: 17910=10110012 :2= 5 rest 1 :2= 2 rest 1 :2= 1 rest 0 :2=0 rest 1 (MSB) 1.3 Sistemul de numeraie octal. Are baza 8. Exemple: Conversie zecimal-octal: - se fac mpriri repetate la 8 i se pstreaz restul. Rezultatul se citete de la ultimul rest spre primul (MSB). 467:8=58 rest 3 (LSB) :8= 7 rest 2 deci: 46710=7238 :2= 0 rest 7 (MSB) Conversie octal - zecimal - pornind de la relaia de reprezentare a numerelor ntr-o baz dat (8) numrul zecimal de obine prin adunarea coeficienilor puterilor lui 8. 12348=1x83+2x82+3x81+4x80=66810 Conversie binar-octal - de la dreapta spre stnga se mparte cuvntul binar n grupe de trei bii, pentru fiecare scriindu-se cifra zecimal de la 0 la 7 corespunztoare 1000110011102=100 011 001 1102 =43168 Conversie octal-binar - fiecrei cifre din cuvntul octal i corespunde o grupare de trei bii n binar. 12348=001 010 011 1002 1i=n p 1

b

i

2 i

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

1.4 Sistemul de numeraie hexazecimal. Are baza 8. Exemple: Conversie zecimal-hexazecimal: - se fac mpriri repetate la 16 i se pstreaz restul. Rezultatul se citete de la ultimul rest spre primul (MSB). 3417:16=213 rest 9 (LSB) :16= 13 rest 5 deci: 341710=D5916 :16= 0 rest 13 (MSB) Conversie hexazecimal - zecimal - pornind de la relaia de reprezentare a numerelor ntr-o baz dat (16) numrul zecimal de obine prin adunarea coeficienilor puterilor lui 16. C0DE16=12x163+0x162+13x161+14x160=4937410 Conversie binar-hexazecimal - de la dreapta spre stnga se mparte cuvntul binar n grupe de patru bii, pentru fiecare scriindu-se cifra zecimal de la 0 la F in hexa corespunztoare. 1000110011102= 1000 1100 1110 = 8CE16 Conversie hexazecimal-binar - fiecrei cifre din cuvntul hexazecimal i corespunde o grupare de patru bii n binar. C0DE16= 1100 0000 1101 11102 1.5 Exemple de conversii de cod. 101110110012=27318=5D916=149710 001010011102=12348=29C16=66810 10,10110010112=010,101 100 101 1002=2,54548 9F,46CH=1001 1111, 0100 0110 11002 1.5.1 Numere binare, zecimale, octale i hexazecimale. ZECIMAL 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 BINAR 0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111 OCTAL 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 IR DE 3BITI 000 001 010 011 100 101 110 111 HEXA 0 1 2 3 4 5 6 7 8 9 A B C D E F IR DE 4 BITI 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

2

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

1.6 Adunarea i scderea numerelor nezecimale. 1.6.1. Adunarea numerelor binare. - pentru a realiza adunarea a dou numere binare, X i Y, se adun bii cei mai puin semnificativi cu transportul iniial. Se aplic acelai procedeu tuturor biilor pe rnd pornind de la dreapta i adugnd transportul provenit de pe fiecare coloan la suma coloanei urmtoare. X 190+ Y 141 S 331 10111110+ 10001101 101001011 X 170+ Y 85 S 255 10101010+ 01010101 11111111

1.6.2. Scderea numerelor binare. - pentru a realiza scaderea a dou numere binare, X i Y, se scad bii cei mai puin semnificativi cu imprumutul iniial. Se aplic acelai procedeu tuturor biilor pe rnd pornind de la dreapta i scznd imprumutul provenit de pe fiecare coloan la diferenta coloanei urmtoare. I 0 11011010 X 21011010010Y 109 01101101 D 101 01100101 I 0 00000000 X 22111011101Y 76 01001100 D 145 10010001 cuvnt de mprumut

1.6.3. Adunarea numerelor hexazecimale. X 1 9 B 9H + Y C 7 E 6H S E 1 9 FH X 1 9 11 9 + Y 12 7 14 6 S 14 17 25 15 14 16+1 16+9 15 E 1 9 FH

1.6.4. Tabla adunrii i scderii n sistemul binar. X Y Cin sau Bin 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Unde: Cin transport de la rangul inferior Cout transport spre rangul superior Bin mprumut de la rangul superior Bout mprumut spre rangul inferior Cout 0 0 0 1 0 1 1 1 Suma 0 1 1 0 1 0 0 1 Bout 0 1 0 0 1 1 0 1 Diferena 0 1 1 0 1 0 0 1

3

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

1.7 Reprezentarea numerelor negative. 1.7.1. Reprezentarea prin bit de semn - numrul apare sub forma unei valori precedate de un semn care arat dac acea valoare este negativ sau pozitiv. Bitul de semn 1 reprezint un numr negativ iar bitul de semn 0 un numr pozitiv. 110101012= - 8510 010101012=+8510 011111112=+12710 111111112= - 12710 1.7.2. Reprezentarea prin complement fa de 2 - se complementeaz bit cu bit numrul pozitiv corespunztor adunndu-se la cel mai puin semnificativ bit valoarea 1. 1710= 000100012 11101110 + 11910= 011101112 10001000 + 1 1 1110111 12= - 1710 1.7.3. Reprezentarea prin complement fa de 1 - se complementeaz bit cu bit numrul pozitiv corespunztor . 100010012= - 11910

1710= 000100012 1110111 02= - 1710 11910= 011101112 100010002= - 11910 1.7.4. Adunarea i scderea complementelor fa de 2 - scderea se realizeaz prin adunarea unui numr negativ in complement fa de 2. 3+ 4 7 0011 0100 0111 - 2+ -6 -8 1110 1010 11000 6+ -3 3 0110 1101 10011 4+ -7 -3 0100 1001 1101

1.8 Inmulirea i mprirea in binar. - procedur asemntoare cu sistemul zecimal 1.8.1. Inmulirea 11x 13 33+ 11 143 1.8.2. Imprirea 217:11 11 19 107 99 8 1011x 1101 1011+ 0000 1011 1011 10001111 = 14310 11011001: 1011 1011 10011 0101 0000 1010 0000 10100 1011 10011 1011 1000 rest

4

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

1.9 Codarea binar a numerelor zecimale. Cifra zecimal BCD (8421) Cu exces de 3 2421 Gray * 0 0000 0011 0000 0000 1 0001 0100 0001 0001 2 0010 0101 0010 0011 3 0011 0110 0011 0010 4 0100 0111 0100 0110 5 0101 1000 1011 0111 6 0110 1001 1100 0101 7 0111 1010 1101 0100 8 1000 1011 1110 1100 9 1001 1100 1111 1101 10 1010 0000 0101 1111 11 1011 0001 0110 1110 12 1100 0010 0111 1010 13 1101 1101 1000 1011 14 1110 1110 1001 1001 15 1111 1111 1010 1000 OBS: Codul Gray are proprietatea de adiacen, adic trecerea de la o secven binar la alta se face prin modificarea unui singur bit in scopul reducerii posibilitii apariiei de erori. Regula de producere este urmtoarea: - bitul cel mai semnificativ al codului Gray este acelai cu bitul cel mai semnificativ al codului binar. - ceilai bii ai codului Gray se produc prin sume repetate modulo2 ai biilor corespunztori din codului binar. Ex.: 0111 (binar) = 0 0+1 1+1 1+1 = 0100 (Gray) 1.10 Probleme si aplicatii 1. Efectuai urmtoarele conversii intre sistemele de numeraie: a) 11010112=?H b) 101101112=?H c) 101101002=?8 d) 10101111002=?8 e) 1740038=?2 f) 67,248=?2 g) AB3DH=?2=?10=?8 h) 9E36,7AH=?2=?10=?8 i) 71588=?2=?10=?H j) 351110=?2=?8=?H k) 432110=?2=?8=?H 2. Fiecare dintre urmtoarele operaii aritmetice este corect n cel puin un sistem de numeraie. Determinai care este baza de numeraie n fiecare caz. a) 1234+5432=6666 b) 33:3=11 c) 302:20=12,1 d) 41:3=13 e) 23+44+14+32=223 f) 3. Efectuai urmtoarele operaii: a) b) c) d) e) f) g) h) i) j) k) l) m) n) o) 11010112+101101112=?2 11111112+101111112=?2 10000112+100101012=?2 23058+21158=?8 87958+43158=?8 11011112 -101101112=?2 11010012 - 001111112=?2 23158 - 20138=?8 71158 - 80138=?8 AD59H+FE25H=?H BC35H - AE45H=?H 12310x1210=?2=?H 47310x1410=?2=?H 47310:1410=?2=?H 12310:1210=?2=?H

41 = 55

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

CAPITOLUL 2 FAMILII DE CIRCUITE LOGICE2.1. POARTA D.T.L. (Diod-Tranzistor-Logic) SCHEMA

TABEL FUNCTIONARE

PARAMETRII

+ ECC R1 D1M

R1C D3 D4 T Y

A B

A 0 0 1 1

B 0 1 0 1

D1 cd cd cd bl

D2 cd cd cd bl

D3 bl bl bl cd

D4 bl bl bl cd

VM 0,7 0,7 0,7 2,1

T bl bl bl cd

Y 1 1 1 0

+Ecc=+5V

D2+ ECC A B = Y AB U0

2.2. POARTA T.T.L. STANDARD SI-NU SCHEMAECC + 5V R1 4K T 1A B

TABEL FUNCTIONARE A 0 0 1 1 B 0 1 0 1 T1 cd cd cd bl T2 bl bl bl cd T3 cd cd cd bl T4 bl bl bl cd V0 3,6 3,6 3,6 0,2 Y 1 1 1 0

R2 1,6K T 2

R4 130 T 3 D3Y A B

functia "S I-NU"

+ 5VY AB =

D1

D2

R3 1K

T 4 V0

B

B

T 1 E1 E2C

E1 E2

C

tranzistor "multiemitor"

PARAMETRII +Ecc=+5V Nivele logice: VOH= 2,75V VOL= 0,2V VIH= 25V VIL= 0,4 IIH=0,04mA IIL=1,6mA IOH=0,8mA IOL=16mA Tp= 10ns Pd=10mW/poarta Fan-out=10

2.3 POARTA E.C.L. (structura de baza) SCHEMAVCC + 5V V01 T 1 VINPUT R1 1K R2 1K T 2 VREF V01 V02 V02

TABEL FUNCTIONARE VIN 0 1 T1 bl cd T2 cd bl V01 1 0 V02 0 1

VINPUT VEE -5V

PARAMETRII Vcc=GND VEE=-5,2V Nivele logice: VOH= -0,9V VOL= -1,7V VIH= -1,2V VIL= -1,4V fp= 1GHz Pd=25mW/poartaValabil pentru seria ECL10K

6

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

2.4 POARTA TTL- TSL ((Three-State-Logic-structura de baza) SCHEMA TABEL FUNCTIONARE ECC + 5V A F=A EN R4 R2 R1 130 1,6K 4K D 1 0 0 1 EN T 3 1 0 0 T A 2 0 1 HZ T 1 D2 1 1 HZ Y T 4 R3 V0 1K

PARAMETRII +Ecc=+5V Nivele logice: VOH= 2,75V VOL= 0,2V VIH= 25V VIL= 0,4 IIH=0,04mA IIL=1,6mA IOH=0,8mA IOL=16mA Tp= 10nsPd=10mW/poarta Fan-out=10

A EN

A

2.5 POARTA TTL DE PUTERE CU COLECTOR IN GOL (OPEN-COLECTOR) SCHEMA TABEL FUNCTIONAREECC R1 4KA

ECC2 + 30V RC

R2 3K T 2

+ 5V R4 2K

PARAMETRII +Ecc1+5V +Ecc2+30V IOL=50mA Tp= 10ns

T 1

Y

A 0 1

T1 cd bl

T2 bl cd

T3 bl cd

T4 cd bl

Y 0 1

T 4 R3 2K T 3 V0

A

A

2.6 POARTA IIL (INTEGRATED-INJECTION-LOGIC) STRUCTURA SAU-SAU-NU SCHEMA TABEL FUNCTIONARE+ ECC RS A T 1 T 3 RS Y= A+ B 1

A 0 0 1

B 0 1 0 1

T1 BL BL SAT SAT

T2 BL SAT BL SAT

T3 SAT BL B B

Y1 0 1 1 1

PARAMETRII +Ecc1+1V VL=00,2V Y2 VH=0,71V

1 0 0 0

Y= A+ B 2 B T 2 A B Y= A+ B 1 Y= A+ B 2

1

7

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

2.7 INVERSORUL CMOS (complementary-MOS) SCHEMA

TABEL FUNCTIONARE

+ VDD S P SP S DP Y S N SN S DN

A 0 1

TP cd BL

TN BL cd

Y 1 0

PARAMETRII +VDD= 3.15V tP=20120nsNivele de tensiune

T P A

V0L= 00,05V VOH=VDD - 0,05II =40pA I0=16,8mA

T N

VIL= 0,3 VDDVIH=0,7 VDD

A

A

2.8 INTERCONECTAREA TTL-CMOS i CMOS-TTL TTL -CMOS

CMOS-TTL

TL T ECC + 5V R4 130 T 3 D3 T 4T N

CMOS+ VDD + 5V

CMOS

TL T

1KT P S P SP S DP

+ VDD = + 5VS N SN S DN

ECC = + 5V

2.9 REGULI DE LEGARE A INTRRILOR TTL NEUTILIZATE 1. Conectare la surs printr-o 2.Conectare la o surs auxiliar rezisten 5V>VIN>2,4V

3.Conectare la o poarta nefolosita

ECC = + 5V 1K

+ 5V> VIN> 2,4V

8

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

9

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

CAPITOLUL 3 CIRCUITE LOGICE COMBINATONALE3.1. TEOREMELE SI AXIOMELE ALGEBREI BOOLEENE. 1. AXIOMA 1: X(YZ)=(XY)X sau X+(Y+Z)= (X+ Y)+ Z 2. AXIOMA 2: XY=YX sau X+Y=Y+X 3. AXIOMA 3: X(Y+Z)=XY+X Z sau X+YZ=(X+Y)(X+Z) 4. AXIOMA 4: X1=1X sau X+0=0+X 5. AXIOMA 5: X X =0 sau X+ X =1 6. TEOREMA 1: XX=X sau X+X=X 7. TEOREMA 2: X0=0 sau X+1=1 8. TEOREMA 3: X = X 9. TEOREMA 4: X(X+Y)=X sau X+XY=X ASOCIATIVITATEA COMUTATIVITATEA DISTRIBUTIVITATEA ELEMENTUL NEUTRU EXISTENTA COMPLEMENTULUI IDEMPOTEN DUBLA NEGATIE ABSORBIA

10. TEOREMA 5: X ( X + Y ) = XY sau X + XY = X + Y sau

X ( X + Y ) = XY sau X + XY = X + Y ABSORBIA INVERS11. TEOREMA 6: XY = X + Y sau X + Y = X Y TEOREMA LUI DE MORGAN

3.1.1. APLICATII: Pe baza axiomelor i teoremelor algebrei booleene s se demonstreze:

A +B + A +B = A A + AB = A + B A + AB = A + B A + AB = A + B A(A + B) = A + AB = AAB + AC + B C = AC + B C A +B + A +B = A AB + BC + CA = AB + B C + C A A B = AB + AB = B A = A B A 1 = 1 A0 = A ( A + B)(B + C)(C + A) = AB + BC + CA ( A + B)( A + C) = AC + AB AC(B + C) = ABC

Exemplu: A + B + A + B = A B + AB = A( B + B) = A

3.2. CIRCUITE LOGICE COMBINAIONALE. DEFINIII. Este definit de tripletul: CLC=(X,Y,F) unde: X= X1,X2,Xk,Xm = mulimea cuvintelor de intrare i XK=x n-1,x n-2,,xj,x1 cu xj[0,1], j=1,2,n-1, m=2n Y= Y1,Y2,Yk,YP = mulimea cuvintelor de ieire F:XY funcia de transfer si y0=F0(x n-1,x n-2,,xj,x0) y1=F1(x n-1,x n-2,,xj,x0). yP=FP(x n-1,x n-2,,xj,x0)

X0 X1 Xn-1

CLC

Y1 Y P

9

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC 3.3. REPREZENTARI ALE FUNCTIILOR DE TRANSFER. 3.3.1. REPREZENTAREA TABELAR. 3.3.1.1. Tablel de adevr pentru funcii logice de o singur variabil X 0 1

ELECTRONICA DIGITALA

F1 F2 F3 1 0 1 0 1 1 F0= funcia element nul F1= funcia negaie (contact normal nchis) F2= funcia identitate (contact normal deschis) F3= funcia element unu (contact permanent)

F0 0 0

3.3.1.2 Tabel de adevr pentru funcii logice de doua variabile de intrare AB 00 01 10 11 F0 0 0 0 0 F1 1 0 0 0 F2 0 1 0 0 F3 1 1 0 0 F4 0 0 1 0 F5 1 0 1 0 F6 0 1 1 0 F7 1 1 1 0 F8 0 0 0 1 F9 1 0 0 1 F10 0 1 0 1 F11 1 1 0 1 F12 0 0 1 1 F13 1 0 1 1 F14 0 1 1 1 F15 1 1 1 1

10

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC 3.3.1.3. Reprezentarea tabelara generala a fuctilor de transfer LINIA Xn-1, 0 0 1 0 . . i 0/1 . . 2n-2 1 2n-1 1 Obs.: Deoarece dji [0,1] rezult c pentrun

ELECTRONICA DIGITALA

xn-2, . 0 0 0/1

x1, x0 0 0 0 1 0/1 0/1

F0,

. .

F1,. , FJ, dj0 dj1 dji

..

1 1 0 dj(2n-2) 1 1 1 dj(2n-1) n n variabile de intrare, care realizeaz 2 cuvinte de intrare pot exista

un numr de q= 2 2 funcii Fj distincte. Dac toate valorile dji sunt cunoscute spunem c funcia este complet definit. 3.3.2. REPREZENTAREA ANALITIC. O alt form de reprezentare a aplicaiei generale 3.3.1.3 pentru n variabile ale cuvntului de intrare este exprimarea analitic: F=F(Xn-1, xn-2, . x1, x0), cu F:BB, B=[0,1] EX: S se reprezinte analitic funcia F dat prin reprezentare tabelar: i 0 1 2 3 4 5 6 7 C 0 0 0 0 1 1 1 1 Valorile variabilelor B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 Termeni produs (mintermi, Pi)C B A = P0

Termeni sum (maxtermi, Si) C + B + A = S0C + B + A = S1 C + B + A = S2 C + B + A = S3 C + B + A = S4 C + B + A = S5 C + B + A = S6 C + B + A = S7

F (di) 0 1 1 0 1 0 0 1

C B A = P1 C B A = P2 C B A = P3 C B A = C B A = P5 C B A = P6 C B A = P7

FCD= forma canonic disjunctiv= C B A + C B A + C B A + C B A = P1+ P2+ P4+ P7= FCD= forma canonic conjunctiv=( C + B + A )( C + B + A )( C B A )( C B A )= S0 S3 S52 16

(1,2,4,7) S = (0,3,5,6)

Forma general: FCD=

d Pi= 0

n

i i

i FCC=

(di= 0

2 1

n

i

+ Si )

3.3.3. REPREZENTAREA PRIN DIAGRAM KARNAUGH EX.1: S se reprezinte n diagrama Karnaugh funcia de dou variabile dat tabelar:

11

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

EX.2: S se reprezinte n diagrama Karnaugh funcia de trei variabile dat tabelar:

EX.3: S se reprezinte n diagrama Karnaugh funcia de patru variabile dat tabelar:

OBS: 1. Codificarea pe linie i pe coloan a variabilelor de intrare se face in cod Gray (adiacen). 2. Diagrama Karnaugh asociat funciei F de n variabile va avea 2n cmpuri. 3.4. MINIMIZAREA FUNCTIILOR DE TRANSFER UTILIZAND DIAGRAMA KARNAUGH. 3.4.1. Minimizarea funcilor de trei variabile Ex: S se minimizeze urmtoarea funcie dat sub form analitic: F= (0,1, 6,7). Gsii forma canonic disjunctiv minim i forma caninic conjunctiv minim.

12

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

3.4.2. Minimizarea funcilor de patru variabile. EX. S se minimizeze funcia de patru variabile dat sub forma analitic F=(0,1,6,7,8,9,10,14,15). Gsii forma disjunctiv minim i forma conjunciv minim.

OBS.: REGULI DE MINIMIZARE UTILIZND DIAGRAMA KARNAUGH Pentru gsirea formei canonice disjunctive minime se alctuiesc grupri de 1. O grupare conine un numr de 2 la putere de 1 (20,21,22,23,24). Se urmrete obinerea unor termeni care s conin un numr ct mai mic de variabile. Variabila care n cmpul ei nu conine total (sau conine total) gruparea format se exclude. Dac gruparea aparine total cmpului unei variabile atunci se ia variabila nenegat iar dac nu se ia variabila negat. In cazul minimizrii dup 1 se obin termini de tip produs. Forma canonic disjunctiv minim se obine prin nsumarea acestor termini de tip produs. Pentru gsirea formei canonice conjunctive minime se alctuiesc grupri de 0. O grupare conine un numr de 2 la putere de 0 (20,21,22,23,24). Se urmrete obinerea unor termeni care s conin un numr ct mai mic de variabile. Variabila care n cmpul ei nu conine total (sau conine total) gruparea format se exclude. Dac gruparea aparine total cmpului unei variabile atunci se ia variabila negat iar dac nu se ia variabila nenegat. In cazul minimizrii dup 0 se obin termini de tip sum. Forma canonic conjunctiv minim se obine prin produsul acestor termini de tip sum. 13

-

-

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

3.5. Sinteza cu pori SI-NU a funcilor de transfer. EX. S se implementeze utiliznd doar pori SI-NU funcia: F=(0,1,6,7,8,9,14,15).

Pentru implementarea cu pori SI-NU a unei funcii de transfer este necesar aplicarea Teoremei lui de Morgan in vederea transformrii sumei de termeni n produs negat (vezi cap.3.1).

3.6. Sinteza cu pori SAU-NU a funcilor de transfer. EX. S se implementeze utiliznd doar pori SAU-NU funcia: F=(2,3,4,5,10,11,12,13).

Pentru implementarea cu pori SAU-NU a unei funcii de transfer este necesar aplicarea Teoremei lui de Morgan in vederea transformrii produsului de termeni n sum negat (vezi cap.3.1).

14

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC 3.7 CIRCUITE LOGICE COMBINATIONALE INTEGRATE 3.7.1. CIRCUITUL CODIFICATOR - asociaz un cod numeric la ieire unei intrri active la un moment dat TABEL DE ADEVAR SCHEMA BLOC

ELECTRONIC DIGITAL

SCHEMA LOGIC

3.7.2. CIRCUITUL DECODIFICATOR - asociaz o ieire activ unui cod numeric de la intrare TABEL DE ADEVAR SCHEMA BLOC

SCHEMA LOGIC

3.7.3. CIRCUITUL MULTIPLEXOR I DEMULTIPLEXOR. 3.7.3.1. CIRCUITUL MULTIPLEXOR - asociaz ieirii o intrare selectat de intrrile de adrese. Are m intrari de date i p intrari de selectie cu m=2p TABEL DE ADEVAR SCHEMA BLOC SCHEMA LOGIC MUX 4:1 MUX 4:1 SCHEMA MUX 8:1

EN 1 0 0 0 0 ... 0 0

B 0 0 0 0 0 ... 1 1

A 0 0 0 1 1 ... 1 1

Y 0 D0 D0 D1 D1 ... D3 D3

D3 D2 D1 D0 * * * * * * * 1 * * * 0 1 * * * 0 * * * ... ... ... ... 1 * * * 0 * * *

D0 D1 D2 D3 EN A BMUX 4:1

Y

Y = D 0 AB + D1 AB + D 2 AB + D 3 AB

15

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONIC DIGITAL

3.7.3.1.2 IMPLEMENTAREA FUNCILOR LOGICE UTILIZND MULTIPLEXOARE ex: S se implementeze cu MUX 8:1 funcia: F=(1,3,4,5,6,7,10,11,14,15)

3.7.3.2. CIRCUITUL DEMULTIPLEXOR asociaz intrarea unei ieiri selectate de intrrile de adrese. Are m ieiri de date i p intrari de selectie cu m=2p TABEL DE ADEVAR DMUX 1:4 SCHEMA BLOC DMUX 1:4 SCHEMA LOGIC SCHEMA DMUX 1:4

16

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC 3.7.4. CIRCUITUL SUMATOR SEMISUMATORUL

ELECTRONIC DIGITAL

SUMATORUL COMPLET

SUMATORUL COMPLET PE 4 BITI

3.7.5. GENERATORUL/DETECTOR DE PARITATE PARA SI IMPARA

17

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC 3.7.6. COMPARATOARE NUMERICE

ELECTRONIC DIGITAL

3.8. MEMORII ROM (READ ONLY MEMORY) Funcia de memorare o au acele circuite digitale care pot stoca i regenera la comand informaia sub form de cuvnt. Organizarea unei memorii semiconductoare este cea sub forma unei matrici de dimensiune A (adrese) linii i D (date) coloane.n fiecare nod al matricei poate fi nmagazinat un bit. Se consider c la fiecare adres (locaie) poate fi memorat un cuvnt, lungimea cuvntului fiind egal cu numrul de coloane. Capacitatea memoriei exprimat n bii est e egal cu produsul AxD. n general capacitatea se exprim n numr de adrese nmulit cu numr de coloane. Ex: 1Kbit=1K adresex1bit date=210x1bit=1024X1bit. Exist dou tipuri importante de memorie: a) memoria RAM (Random Accesc Memory)- memorie cu acces aleatoriu de tip volatil cu pierderea informaiei la dispariia tensiunii de alimentare i b) memoria ROM (Read Only Memory) de tip nonvolatil i care odat scris poate fi doar citit. 3.8.1. Structura memoriei ROM

3.8.2. Tipuri de memorie ROM

18

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONIC DIGITAL

3.8.3. Extensia capacitii memoriei ROM EX: Utiliznd circuite ROM de capacitate 1Kx8bii=8Kbii s seimplementeze un modul ROM de 32Kbii prin : a) extensia capacitii de adresare

b) extensia capacitii de ieire:

19

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONIC DIGITAL

3.8.4. Implementarea funcilor logice utiliznd memorie ROM Ex: S se implementeze utiliznd memorii ROM urmtoarele funcii F0=( 1,4,5,7), F1=( 0,1,3,4), F2=( 2,3,4,7), F1=( 0,5,6,7).

A0

ROM 23X4biti A2 32bitiA1

D0 D1 D2 D3

F0 F1 F2 F3

3.9. ARII LOGICE PROGRAMABILE (PLA)- structur

20

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONIC DIGITAL

3.10. UNITATEA LOGICO-ARITMETIC 74181

3.11. CIRCUITE LOGICE COMBINATIONALE- APLICATII Problema 3.1 Funcii binare elementare (unare i de 2 variabile-tabel) Problema 3.2 S se implementeze un convertor de cod binar-Gray pentru trei variabile de intrare. Problema 3.3 S se implementeze un convertor de cod Gray- binar pentru trei variabile de intrare. Problema 3.4 S se implementeze funcia Y = A B utiliznd doar pori SI-NU cu dou intrri. Problema 3.5 Se dau funciile: f1=P0+P4+P5+P6 i f2=P1+P2+P3+P7 . Se cere implementarea lor utilizn doar pori SI-NU cu trei intrri n numr minim. Problema 3.6 S se implementeze funcia care semnalizeaz apariia numerelor prime n intervalul: 0-15 Problema 3.7 S se implementeze funcia f(A,B,C)=S0S1S3S4S5 utiliznd doar pori SAU-NU cu trei intrri. Problema 3.8 S se implementeze funcia f(A,B,C,D)=P2+P3+P4+P5+P6+P7+P11+P13+P15 utiliznd doar un singur tip de pori. Problema 3.9 S se implementeze funcia f(A,B,C,)=P1+P3+P6+P7 studiindu-se posibilitatea evitrii hazardului static. Problema 3.10 S se implementeze funcia f(A,B,C,)=P2+P3+P5+P6 studiindu-se posibilitatea evitrii hazardului static. Problema 3.11 Sumatorul complet de un bit. Descriere funcionare. Problema 3.12 Sumatorul complet de un 4 bii. Descriei funcionarea prin stabilirea relaiilor de definire a Gn . transportului pentru fiecare celul n funcie de variabilele intermediarePn i Problema 3.13 Comparatorul numeric de 4 bii CDB 485 Problema 3.14 Generator/detector de paritate de patru bii. 21

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONIC DIGITAL

Problema 3.15 Circuitul codificator/decodificator Problema 3.16 Circuitul multiplexor/demultiplexor Problema 3.17 S se implementeze utiliznd celule MUX 8:1 un MUX 32:1 Problema 3.18 S se implementeze utiliznd circuite multiplexoare urmtoarea funcie: f(A,B,C,D)=P0+P3+P7+P11+P13 Problema 3.19 S se implementeze utiliznd circuite multiplexoare urmtoarea funcie: f(A,B,C,D)=P1+P4+P8+P12+P14 Problema 3.20 S se implementeze utiliznd circuite multiplexoare urmtoarea funcie: f(A,B,C,D)=P2+P5+P9+P13+P14 Problema 3.21 S se implementeze utiliznd circuite multiplexoare funcia care semnalizeaz apariia numerelor prime n intervalul 0-15. Problema 3.22 Memoria ROM. Structur i organizare. Problema 3.23 Celula de memorie ROM. Problema 3.24 S se implementeze un modul ROM de 32K utiliznd dou variante: a) extensia capacitii de adresare utiliznd circuite ROM de 1Kx8 bii b) extensia capacitii de ieire utiliznd circuite ROM de 1Kx8 bii Problema 3.25 S se implementeze cu ROM urmtoarele funcii logice: f1=P0+P5+P6+P7+P9, f2=P1+P4+P5+P7+P10 ,f3=P2+P3+P4+P8+P12 , f4=P1+P5+P7+P13+P15 Problema 3.26 S se implementeze cu ROM urmtoarele funcii logice: Problema 3.27 S se implementeze cu ROM urmtoarea funcie logic:63 0

f1 = ( 0,5,6,7) , f2 = (2,3,4,7) , f3 = ( 0,1,3,4) , f4 = (1,4,5,7 )

f(A,B,C,D,E)= Problema 3.28 S a) b) Problema 3.29 S c) d) Problema 3.30 S

(1,3,7,15,17,19,33,37,42,45,49,51,53,60,62)

se implementeze un modul ROM de 64K utiliznd dou variante: extensia capacitii de adresare utiliznd circuite ROM de 1Kx8 bii b)extensia capacitii de ieire utiliznd circuite ROM de 1Kx8 bii se implementeze un modul ROM de 128K utiliznd dou variante: extensia capacitii de adresare utiliznd circuite ROM de 4Kx8 bii b)extensia capacitii de ieire utiliznd circuite ROM de 4Kx8 bii se implementeze un modul de multiplexare 32:1 utiliznd MUX 8:1

22

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC 3.12. CIRCUITE LOGICE COMBINAIONALE INTEGRATE

ELECTRONIC DIGITAL

74001A 1 1B 2 1Y 3 2A 4 2B 5 2Y 6 GND 7

P atru porti S I-NU cu doua intrari14 VCC 13 4B 12 4A 11 4Y 10 3B 9 3A 8 3Y Y AB =

74011Y 1 1A 2 1B 3 2Y 4 2A 5 2B 6 GND 7

P atru porti S I-NU cu doua intrari cu colector in gol14 VCC 13 4Y 12 4B 11 4A 10 3Y 9 3B 8 3A Y AB =

74021Y 1 1A 2 1B 3 2Y 4 2A 5 2B 6 GND 7

P atru porti S AU-NU cu doua intrari14 VCC 13 4Y 12 4B 11 4A 10 3Y 9 3B 8 3A Y A+ B =

7409

P atru porti S cu I doua intrari si colector in gol14 VCC 13 4B 12 4A 11 4Y 10 3B 9 3A 8 3Y Y AB =

7410

T porti S rei I-NU cu trei intrari

7411

T porti S cu trei intrari rei I

1A 1 1B 2 1Y 3 2A 4 2B 5 2Y 6 GND 7

1A 1 1B 2 2A 3 2B 4 2C 5 2Y 6 GND 7 Y A BC =

14 VCC 13 1C 12 1Y 11 3C 10 3B 9 3A 8 3Y

1A 1 1B 2 2A 3 2B 4 2C 5 2Y 6 GND 7 Y A BC =

14 VCC 13 1C 12 1Y 11 3C 10 3B 9 3A 8 3Y

7446

Dec odificator de putere BCD-7 segmenteB 1 C 2 16 VCC 15 f 14 g 13 a 12 b 11 c 10 d 9 e

7447

Dec odificator de putere BCD-7 segmenteB 1 C 2 16 VCC 15 f 14 g 13 a 12 b 11 c 10 d 9 e

7448

Dec odificator de putere BCD-7 segmenteB 1 C 2 16 VCC 15 f 14 g 13 a 12 b 11 c 10 d 9 e

L 3 T R0 4 B RBI 5 D 6 A 7 GND 8

L 3 T R0 4 B RBI 5 D 6 A 7 GND 8

L 3 T R0 4 B RBI 5 D 6 A 7 GND 8 iesiri pull-up

iesiri open colector active in 0 V0H= 30V

iesiri open colector active in 0 V0H= 15V

4052Y IN/OU T 0 1 2 2

MUX/DEMUX analogic diferential cu 4 canale16 VDD 15 2 14 1 13 12 0 11 3 10 A 9 B X IN/OU T

4053

MUX/DEMUX analogic triplu cu 2 canale16 VDD

4054

Driver afisaj de 4 segmente LCD16 VDD 15 IN 4 14 S ROB 3 T E 13 IN 3 T OB 12 S R E 2 11 IN 2 10 S ROB 1 T E 9 IN 1

by 1 IN/OU bx 2 T cy 3 OU /IN cx sau cy 4 T IN/OUTcx 5 INHIB 6 IT VEE 7 VSS 8

COM.Y IN/OUT 3 3 4 Y IN/OU T 1 5 INHIB 6 IT VEE 7 VSS 8

X IN/OUT

S ROB 4 1 T E PLAY 2 15 OUT bx sau by DIS /IN FR Q IN E 14 OUT ax sau ay /IN OUT4 3 13 ay OUT 4 3 IN/OU T 12 ax OU 2 5 T 11 A OUT1 6 10 B 9 C VEE 7 VSS 8

22

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

CAPITOLUL 4 CIRCUITE LOGICE SECVENTIALE4.1. CIRCUITE LOGICE SECVENTIALE. GENERALITII I DEFINIII. Structura general a unui circuit logic secvenial (CLS) prezentat n figura 4.1(structur Huffman) este compus dintr-un CLC cruia i sa ataat un numr de ci de reacie prin intermediul unor elemente de ntrziere 1, 2,...k. CLS dispune de un numr de intrri x1,x2,...xk incluse ntr-o mulime de variabile de intrare X, un numr de variabile de ieire y1,y2,...yp incluse ntr-o mulime de variabile de ieire Y. Efectul introducerii n discuie a variabilei timp este apariia la iesire la momentul t1 a unui numr de ieiri z'k care prin reacie (intrzierea k) sunt aduse la intrare ca mrimi secundare zk cu zp(t+k) = z'p . Pentru simplificarea problemei se poate considera c nu totdeuna este necesar introducerea a cte un element fizic de ntrziere pe linia de reacie, aceast legtur se poate face i prin conectare direct a ieirilor z'k la zk, considerndu-se ntr-o abordare didactic c ntrzierile 2,...k sunt egale i includ timpii de transfer prin CLC de la intrrile principale i secundare la ieirile z'k. Cuvntul de intrare format din variabilele secundare zk la un moment dat t definete starea prezent a CLS notat cu q(t), iar cuvntul format din mulimea variabilelor de iesire z'k formeaz starea urmtoare q+(t). Relaia dintre cele dou cuvinte de stare este: q(t)= q+(t-) q(t+)= q+(t)

Intrari x1 x2

xnIntrari secundare

z1(t)z2(t) zk(t)

CLC

z1(t)z2(t) zk(t)

y1 Iesiri y2 Y yp12

q(t)

K

q+(t)

fig. 4.1 Din relaile de stare se trage concluzia c deoarece atarea prezent q(t) este aceeai cu starea urmtoare (q+(t-) de la momentul t- nsemn ca n funcionarea circuitului intervine si evolutia anterioara cea ce duce face ce ca iesirile s nu fie dependente doar de intrarile prezente ci i de intrrile anterioare i care se regsesc n valoarea strii prezente. Dac se introduc notaile: -X mulimea configurailor de intrare compus din maxim 2n cuvinte de forma: x1,x2,...xn . -Y mulimea configurailor de iesire compus din maxim 2p cuvinte de forma: y1,y2,...yp. -Q mulimea starilor sistemului compus din maxim m= 2k stri pentru un cuvnt de stare de forma: z1,z2,...zk.

23

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

Dependenta iesirilor fa de cuvntul de intrare i de cuvntul de stare prezent (la un moment dat t) reprezint funcia de transfer intrare-iesire (f) al sistemului dat sub forma urmtoare:

y1 = f1[xn ( t ),... x2 ( t ), x1 ( t ); zk ( t ),... z2 ( t ), z1 ( t )] y = f [x ( t ),... x ( t ), x ( t ); z ( t ),... z ( t ), z ( t )] 2 2 2 1 2 1 n k ... yp = fp [xn ( t ),... x2 ( t ), x1 ( t ); zk ( t ),... z2 ( t ), z1 ( t )] f:XQY

intrare si variabilele strii prezente:

Funcia de tranziie a strilor (g) reprezint procesul de modificare a strilor ca funcie de cuvntul de

z'1 = g1[xn ( t ),... x2 ( t ), x1 ( t ); zk ( t ),... z2 ( t ), z1 ( t )] z'2 = g 2 [xn ( t ),... x2 ( t ), x1 ( t ); zk ( t ),... z2 ( t ), z1 ( t )] ... z'k = g k [xn ( t ),... x2 ( t ), x1 ( t ); zk ( t ),... z2 ( t ), z1 ( t )]

g: XQQ Ansamblul celor dou sisteme reprezint modelul matematic al unui circuit logic secvenial ce se mai poate exprima prin cvintuplul CLS=(X,Y,Q,f,g) Daca multimea strilor este vid atunci CLS devine un CLC iar n cazul cnd mulimile X,Z,Q sunt finite CLS este definit ca fiind un automat finit. * Def. 1: Un automat finit n sens Mealy este definit prin cvintuplul: Aml=(X,Y,Q,f,g) unde: X,Y,Q sunt multimi nevide si finite iar aplicaile f:XQY si g: XQQ se numesc funcii caracteristice * Def. 2: Un automat finit n sens Moore este definit prin cvintuplul: Aml=(X,Y,Q,f,g) unde: f:QY (automatele Moore sunt cazuri particulare a automatelor Mealy, n acest caz ieirile automatului nu mai sunt dependente de intrri ci doar de starea prezent).

Def. 3: Dac pentru orice xX i pentru orice qQ cu g ( x, q ) = 1 atunci automatul este determinist

( tranziia intr-o stare este unic cu condiia ca automatul s aib cel puin o stare stabil). * Def. 4 : Automatul A se numete iniial dac exist o stare q0 unic (q0Q) de la care se pune n funcionare ( de regul un automat este adus n starea iniial printr-o comand extern diferit de intrrile X). Dac q0 nu este unic automatul se numete neiniial. * Def. 5 : Un automat a crui evoluie este independent de intrare se numete automat autonom. * Def. 6 : Un automat A'=(X',Y',Q',f',g') se numeste subautomat al automatului A dac : X'X, Y'Y, Q'Q i f'=f, g'=g . * Def. 7 : Un subautomat A(q0)=(X,Y,Q,f,g) se numete automat conex de stare q0 dac orice alt stare a sa este accesibil din q0. * Def.8 : Dou stri sunt echivalente dac evoluia automatului pornind de la oricare din aceste stri genereaz aceleai ieiri (iruri de configuraii binare identice). Structura automatelor de tip Mealy i Moore imediate si cu intarziere este prezentat n fiugura 4.2. Circuitul secvenial la care starea urmtoare devine stare prezent dup un anumit timp determinat de ntrzierile datorate propagrii interne interne este numit circuit secvenial asincron. Dezavantajul unei structuri asincrone este instabilitatea sa, lucru ce poate fi nlturat n modul de funcionare sincron. CLS sincron se obine dintr-o structura general de CLS nlocuind elementele de ntrziere cu elemente de memorie (regitri). Bii z'k ai cuvntului strii urmtoare sunt introdui n registrul de memorie numai n momentul de aplicare a unui impul de ceas (clock). Momentele de nscriere pot fi fronturile pozitive sau negative ale impulsului de tact. Pentru inlturarea fenomenului nedorit de instabilitate a intrarilor este necesar o sincronizare a intrarilor cu celelalte procese din sistem la un moment dat, astfel in momentul aplicarii impulsului de tact sunt inscrise intr-un registru de memorie (intrare) si aplicabile pe toata durata impusului la intrarile CLC.

24

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

4.1.1. REPREZENTAREA PRIN GRAF MEALY SAU MOORE A AUTOMATELOR. De cele mai multe ori proiectarea unui automat este o cerin impus de problemele practice cerute de benficiar care de cele mai multe ori este expus intr-un limbaj natural. innd cont de aceste cerine proiectantul trebuie s porneasc aciunea de realizare a automatului plecnd de la reprezentri grafice i matematice ct mai apropiate de limbajul utilizatorului. Graful de tranziie a strilor este o imagine sugestiv n acest sens privind funcionarea CLS ului. n principiu reprezentarea prin grafuri de tranziie a unui automat const n asignarea fiecarui nod din graf a unei stri iar fiecrui arc orientat din graf a unei tranziii ntre cele dou stri. Pentru automatele Mealy pe un arc de tranziie se noteaz variabila de intrare ce provoac tranziia respectiv precum i ieirea generat de aceast tranziie. Pentru structurile Moore, deoarece ieirile sunt funcii numai de starea prezent pe arce sunt trecute combinaile intrrilor ce provoac tranziia respectiv iar n nod sunt trecute ieirile pentru starea care le genereaz. n general modelul Moore necesit mai multe stri pentru a sadisface toate condiile de ieire dar n acest caz funcile de ieire sunt mai simple deoarece nu sunt dependente de varibilele de intrare cea ce face ca automatul Moore s fie folosit uzual pentru proiectarea automatelor asincrone. Modelu Mealy este folosit n special pentru proiectarea automatelor sincrone.

fig. 4.2

25

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

Ex: n figura 4.3 este prezentat o reprezentare in graf a modelelor Mealy i Moore pentru un automat ce detecteaz secvenele de intrare 00,01,11 i 10 i genereaz la ieire 1 dup ultima secven 10.

fig. 4.3 4.1.2. REPREZENTAREA PRIN ORGANIGRAMA ASM (ALGORITHMIC STATE MACHINE) A AUTOMATELOR. Tipurile de automate studiate n capitolele precedente lucreaz cu o serie de date i informaii care produc un rezultat propus n urma unei secvene de evenimente cu un numr finit de pai. Aceast secven de evenimente poart numele de algoritm fiind impus de proiectant i respectat n implementarea acestor automate. Scopul principal n construcia unui algoritm este ca el s conin un numr redus de pai, fiecare pas fiind precis determinat caracteriznd algoritmul ca fiind finit i determinist. Organigrama unui automat este o reprezentare grafic a funcilor de tranziie a strilor, a funcilor de transfer intrare ieire ce-i determin funcionarea, respectnd precis paii algoritmului impus. pentru realizarea organigramei unui automat sunt necesare restricii de notare, reprezentare i strutur. n compunerea unei organigrame sunt utilizate trei tipuri de simboluri, de stare, de decizie i de ieire condiionat prezentate n figura 4.4. 26

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

fig. 4.4. EX: S se conceap diagrama funcional pentru un automat care s numere pn la 8 att n cod binar natural ct i n cod Gray. Dac automatul numr pn la 8 sunt necesari 3 bit de ieire (23=8), tipul luat ca exemplu se numete numrtor i are caracteristic faptul c nu are intrri (iesirile depind doar de stari, deci automatul este de tip Moore) trecerea de la o stare la alta se face ciclic la aplicarea impulsului de tact (fig. 4.5)

Y2 0 0 0 0 1 1 1 1

CODURI DE NUMARARE BINAR GRAY Y1 Y0 Y2 Y1 0 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 0 1 1 1 0

Y0 0 1 1 0 0 1 1 0

fig. 4.5 27

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

28

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

4.2. SINTEZA AUTOMATELOR SINCRONE SI ASINCRONE. In general proiectarea unui automat face necesara parcurgerea unei serii de etape obligatorii cum ar fi: 1. construcia diagramei de tranziii si a organigramei automatului, 2. reducerea numarului de stari, 3. codificarea starilor, 4. deducerea ecuailor pentru starile urmtoare i ieiri i 5. implementarea fizic a automatului. n cea ce urmeaz vor fi abordate detaliat fiecare din cele cinci etape de proiectare. Prin sincronizarea unui semnal se nelege aducerea acelui semnal n acelai timp cu semnalul de clock aciune ce se face pe unul din fronturile de comutare (negativ sau pozitiv). Principiul const n inscrierea ntr-un registru (memorie) a valorii semnalului din momentul sincronizarii, informatia fiind pstrat pn la urmtorul front de sincronizare. Problemele ce pot aprea sunt generate de faptul c este practic imposibil ca toi bii dintrun cuvnt s se modifice n acelasi moment. 4.2.1 Reducerea numrului de stri. Dup construirea tabelului de tranziii al unui automat i dup un studiu atent se poate ajunge la concluzia c automatul respectiv contine un numr prea mare de stri, fapt ce poate determina complexitatea implementrii. Pentru a elimina acest impediment este necesar reducerea numrului de stri grupndu-le n clase de echivalen. Putem spune c dou stri sunt echivalente dac pentu orice secven a intrrilor automatul generez aceleai ieiri i evolueaz n stri urmtoare echivalente cnd pornete din oricare din cele dou stri. Procedura de gsire a claselor de echivalen const in stabilirea unor perechi de stri care generez aceleai ieiri i care tranziteaz n stri urmtoare echivalente. Dac acest lucru este posibil cele dou stri pot fi substituite n tabel doar cu una din ele, de obicei cu cea cu numrul de cod mai mic. Adesea n practic se pot ntlni cazuri n care nu toate configuraile de la intrare sunt necesare n funcionarea automatului cea ce face ca n aceste condiii nici ieirile i nici strile urmtoare s nu aib importan pentru automat. Aceste cazuri se noteaz n tabelul de tranziii cu simbolul de incomplet definit (-).Pentru construcia claselor de echivalen n locul acestor semne de incomplet definit se pot considera stari sau iesiri n aa fel nct strile considerate s fie echivalente. Metoda const n construcia unui tabel n care pe coloan se trec toate strile eliminndu-se prima iar pe linii se trec toate starile eliminndu-se ultima (figura 4.6.b). La intersectia linilor cu coloanele se trec "implicanii" sau condiile de echivalen (adica cele dou stri sunt echivalente dac este sadisfcut relatia din "csua" respectiv). Se introduc urmtoarele notaii: X , casua marcat cu semnul respectiv semnific faptul c cele dou stri sunt evident neechivalente (au ieiri diferite), dac strile sunt evident echivalente n csua respectiv se introduce semnul "E". Exemplul 1. Pentru automatul Mealy descris n tabelul de tranziii din figura 4.6.a s se deduc tabelul redus al strilor de tranziie. Se determina partiia n clase de echivalen dup urmtorul algoritm: -etapa1: a) Se determin partiia n clase de 1 echivalen (adic strile echivalente cnd la intrare se aplic secvene de lungime 1). Se determin perechile de stri echivalente (starile care la aplicarea intrarilor conduc la aceleasi iesiri). De exemplu strile (1,4) sunt evident neechivalente deoarece pentru secventele de intrare x1,x2,x3, se obin secvenele de ieire (1,0,0)1 i (0,1,1)4 care nu sunt identice. strile (1,3) sunt evident echivalente deorece conduc att la ieiri identice ct i la stri identice. b) Se construiesc clasele de echivalen inspectnd perechile echivelente pe coloane de la dreapta la stnga. Se observ c datorit tranzitivitii relaiei de echivalen perechile de stri (7,8), (5,8) si (5,7) formeaz clasa de stri echivalente {5,7,8}. Se continu inspectarea i se gsete partiia de 1 echivalent C1={1,3,5,7,8},{2,4,6,9}. C'1={1,3,5,7,8} C"1={2,4,6,9}

Determinarea claselor de echivalen a strilor prin metoda implicanilor primi sau algoritmul Paul-Unger.

28

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

fig. 4.6.

-etapa2: Se determin partiia n clase de 2 echivalen:(clase ce conin strile echivelente pentru toate secvenele de intrare de lungime 2). Acesta se face examinnd tabelul i eliminnd perechile de stri ce ce nu conduc la stri 1 echivalente apartinnd lui C'1 si C"1. De exemplu starile (1,8) sunt 2 echivalente deoarece conduc la perechile de stri (2,4) C"1 i (5,7) C'1. n continuare se observ c perechile de stri (2,9), (4,9) I (6,9) nu sunt 2 echivalente deoarece conduc la perechile (4,7), (2,9) respectiv (6,7) care nu sunt echivalente. Deci rezult c la partiia dup lungime 2 starea 9 numai este echivalent cu 2,4 i 6. Rezult deci: C2={1,3,5,7,8},{2,4,6},{9}. -etapa3: Similar cu rezolvarea etapei 2 se stabilete partiia n clase 3 echivalente eliminnd din tabel perechile ce conduc la 2,9,4,9 i 6,9 care sunt neechivalente la aplicarea secvenelor de intrare de lungime3. Rezult: C3={1,3,5,7,8},{2,4},{6},{9}. -etapa4: Se determin partiia n clase de 4 echivalen C4={1,3, 8},{5,7},{2,4},{6},{9}. -etapa4: Se determin partiia n clase de5 echivalen. ntruct nu mai apar elemente discernabile rezult: C4=C5=C unde C este partiia sistemului n clase de echivalen. Asfel se reduce spaiul Q al sistemului S de la 9 la 5 stri dup cum urmeaz:1,3,8q1 2,4q2 5,7q3 6q4 9q5 Sistemul S' echivalent cu S va avea 5 stari i tabelul de tranziii definit astfel (figura 4.7).

29

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

fig.4.7 nlocuind n tabel perechile de stri cu clasele de echivalent crora le aparin rezult sistemul echivalent cu S definit de:

fig.4.8

4.2.2 Codificarea strilor. Odat obinut tabelul redus al strilor automatului urmtorul pas const n atribuirea unui numr binar unic fiecrui nume de stare, operaie numit de asignare a strilor (de codificare a strilor). Pentru un numr de r stri ale unui automat numrul de bii k pentru codificarea variabilelor de stare se determin cu relaia: 2k-1< r 2k Din relaia de mai sus se poate observa c operaia de reducere a numrului de stri poate duce la o micorare a numrului variabilelor de stare numai dac se poate reduce numrul de stri sub valoarea 2k-1. Ca exemplu un numr de 13 stri necesit o codificare pe un cuvnt de 4 biti iar o reducere a numrului de stri la 8 nu micoreaz cuvntul de stare. S-a demonstrat c dac pentru un tabel al tranziilor cu r linii i (stri) codul unei stri se poate exprima cu k bii, atunci numrul total de asignri distincte na a celor 2k cuvinte este dat de realaia McCluskey:

( 2 k 1)! na = k ( 2 r )! k !

30

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

4.2.3. SINTEZA UNUI AUTOMAT PORNIND DE LA ORGANIGRAMA ASM. Exemplul 1: Pornind de la organigrama din figura 4.16 s se gseasca expresile functilor de tranzitie g si a functilor de transfer f. Automatul prezint trei intrari x3x2x1 care se testeaz pentru adevrat in starea 1 iar pentru fals n starea 0, sunt generate trei iesiri neconditionate de tip Moore: OUT1, OUT2, OUT3 ( ieiri condiionate doar de starea prezent) i dou ieiri de tip Mealy: OUTM1 I OUTM2 (ieiri condiionate att de starea prezent ct i de tranziile din aceast stare). 1. Asignarea strilor. Studiind funcionarea automatului se stabileste diagrama Karnaugh pentru spaiul strilor. Variabilele diagramei Karnaugh sunt marimile de intrare i biii cuvntului de stare prezent (vezi diagrama din figura 4.9) unde : C1-C11 sunt cile de tranziie, A,B,...F sunt strile corespunztoare.

fig 4.9

31

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

fig. 4.10 Urmtorul pas este extragerea din diagrama de asignare a starilor a cilor de tranziie, a condiiei intrrilor pentru tranziia respectiv precum i a codului strii care realizeaz tranziia.

Calea de tranziie C1:(AA) C2:(AB) C3:(AC) C4: (BD) C5:(BF) C6:(CA)

Condiia de tranziie

Codul strii din care are loc tranziia

X3 X2X3

Z3 Z2 Z1(000)

X 3X 2 X1X1

Z3Z2 Z1(010)

X3X3

Z3 Z2 Z1(001)

C7:(CE) C8:(DE) C9:(DF) C10:(EA) C11:(FA)

X2X2 -

Z3Z2 Z1(110)

Z3Z2 Z1(011)

Z3 Z2 Z1(100)

a) Se construiete tabelul de tranziii al strilor (reprezentarea simbolic) innd seama de condiia intrarii pentru tranziia respectiv i de tranziia strilor. Ex: Starea A tranziteaz n starea B dac este sadisfcut condiia intrarilor: x 3 x 2 (figura 4.11a). Condiia x 3 x 2 se codific 00- ( semnul - semnifica faptul c tranziia se efectueaz indiferent de valoarea lui x1). b) Se construiete reprezentarea asignat a tabelului de tranziii al strilor nlocuind in reprezentarea simbolic caracterele strilor (A,B,...F) cu variabilele de stare ce le caracterizeaz (figura 4.11b)

2. Tabelul de tranziie a strilor.

32

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

Conform tabelului din figura 4.18b se extrag expresile funcilor z+1,z+2,z+3

3. Determinarea funcilor de tranziie a strilor (variabilele strii urmtoare).+ z1 = z1 z2 z3 x3x2 + z1z2 z3x1 + z1 z2 z3x3 + z1z2 z3 x2 + z2 = z1z2 z3 x1 + z1z2 z3x1 + z1 z2 z3 x2 + z1z2 z3x2 + z3 = z1z2 z3 x1 + z1z2 z3x2

fig. 4.11

stri.

Tabelul iesirilor neconditionate de tip Moore se construiete pentru iesirile care sunt dependente doar de OUT1= z1 z2 z3

3. Stabilirea funcilor de transfer ( ecuaile ieirilor).

+ z1z2 z3 OUT3= z1z2 z3 + z1 z2 z3OUT2= z1 z2 z3

33

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

Tabelul ieirilor condiionate de tip Mealy se construiete innd seama prezente ct i de intrarile automatului.

att de variabilele strii

OUTM1=

z1 z2 z3x 2 OUTM2= z1z2 z3x 2

4.3. CIRCUITE BASCULANTE BISTABILE Circuitele basculante bistabile (CBB) sunt automate sincrone sau asincrone care prezint dou stri stabile. Funcia principal realizat de un CBB este de element fundamental de memorie (volatil) pentru 1 bit. Structurile cele mai simple de CBB sunt circuitele de ordinul unu cu o singur bucl de reacie RS sau D. Alte structuri CBB mai evoluate sunt circuitele de ordin doi JK i T. 4.3.1. Latch-uri. Generaliti. Construit pe o structur de automat asincron, circuitul latch modeleaz funcionarea unui "zvor". Operaia de zvorre comport dou aciuni: dac zvorul este nchis orice alt operaie de nchidere nu are efect iar dac este deschis orice alt operaie de deschidere nu are efect. Nu poate fi definit starea zvorului pentru o aciune simultan de deschidere i nchidere. Pornind de la afirmaile de mai sus se construiete diagrama de tranziii (figura 4.12a) i apoi conform etapelor de sintez a automatelor sincrone se stabilete tabelul succesiunilor prin asignarea strii 10 i 21 (fig.4.12b i c). Diagrama Karnaugh pentru sinteza funciei de excitaie z+si structura fizic a automatului sunt date n figura 4.23d i e.

fig. 4.12

34

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

4.3.2. CIRCUITE BASCULANTE BISTABILE (CBB) 4.3.2.1. CBB cu tranzistoare bipolare. Schema de baz a unui CBB cu tranzistoare bipolare este prezentat n figura 4.13

fig. 4. 13 CBB rmne pemanent n oricare din cele dou stri schimbarea din una n alta se face sub aciunea unui impuls extern (x1, x2). Strile stabile sunt date de starea funcional a tranzistoarelor T1 i T2 (T1 saturat, T2 blocat i T1 blocat, T2 saturat). Bascularea se poate face prin aplicarea unui semnal pozitiv pe baza tranzitorului blocat sau prin aplicarea unui semnal negativ (punere la mas) pe baza tranzistorului saturat. Impedanele de cuplaj sunt rezistene dar uneori sunt folosii i condensatori n paralel (condensatori de accelerare). 4.3.2.2. Circuit basculant monostabil (CBM). CBM prezint o stare stabil i una cvasistabil (figura 4.14). Dac circuitul a fost adus n starea cvasistabil printr-un semnal extern, el revine n starea permanent stabil dup un timp predeterminat de constanta t= RC1 a circuitului. Impedantele de cuplaj sunt una pur capacitiv iar cealalt rezistiv.

fig.4.14 4.3.2.3. Circuit basculant astabil (multivibrator) CBA. Caracteristic pentru circuitele CBA este faptul c nici una din stri nu este permanent stabil, el continund s le schimbe ntr-un anumit ritm (figura 4.15). n schema din figur se poate constata c, impedanele de cuplaj sunt pur capacitive iar tensiunile pe colectorii tranzistoarelor ( ieirile ) sunt ridicate (+5V) cnd tranzistoarele sunt blocate i aproape nul la saturaie. Tranzistoarele funcioneaz alternant ( T1 blocat, T2 saturat i invers), cea ce duce la generarea la ieire a unor impulsuri dreaptunghiulare cu o durat dat de constanta de temporizare t2=R4C2 i t1=R3C1.

35

MANUALUL ABSOLVENTULUI DE PROFIL ELECTRIC

ELECTRONICA DIGITALA

fig.4.15 Circuitele integrate consacrate astabil/monostabil sunt CDB 4121,CDB 4123 i timerul A 555. 4.3.2.4. Circuitul basculant nesimetric Trigger Schmitt. Structura intern a triggerului Schmitt reprezint un circuit regenerativ ca i circuitele basculante bistabile (fig.4.16). Sub aciunea comutaiei intrrilor i prin intermediul reaciei pozitive (rezisten de emiter RE comun celor dou tranzistoare) circuitul ajunge n starea final. Vi=0 inversorul construit cu tranzistorul T1 este blocat iar inversorul realizat cu T2 este n conducie, tensiunea V0 are valorea tensiunii de saturaie a lui T2 (V0L). 0