grupa 23118.06.20141A

1.Un proc pe 64 biti este doatat cu un 8-way set associative cache cu urmatoarele caracteristici:a)Capacitate totala 512 KB;b)Dimensiunea liniei de 2 cuvinte;c)Dimensiunea locaiilor de memorie identic cu dimensiunea registrilor generali din structura procesoruluia)Proiectai i explicai schema de pricipiu aferent cach-ului definit mai sus.b)Definii modul de mprire pe cmpuri a adresei emis de procesor spre memorie i calculai numarul de bii pe care i conine fiecare cmp.c)Dup umplerea cach-ului procesorului citete succesiv 7 cuvinte din memorie de la adrese (din linii) care n-au fost actualizate anterior n cach (adresele sunt date n hexa):

2000000034100040200000003410005820000000341000482000000034100050200000003410005820000000341000182000000034100010

Precizai care dintre accese sunt cu hit n cache. Justificai.d)Considernd timpul de acces la MP tm=100ns, timpul de acces la cache tc=20ns, rata de hit n cache h=0,8 i procentul de scrieri n memorie w=30%, calculai timpul mediu de acces la memorie n urmtoarele situaii:i.Scrieri gestionate prin mecanismul write-through;ii.Scrieri gestionate prin mecanismul write-back;

2. Relativ la memoria virtuala:a) schema memoriei vituale + explicatii, cum functioneaza. Care e diferenta dintre memorie virtuala si paginare?b) ce rol are TLB care sunt cele 3 variante de implemantare ale TLB. ce varianta e cea mai performanta si de ce?c) . (parca mai era ceva si aici.. dar nu mai stiu exact)d) descrieti: - page entry- principiul localizarii temporale pentru paginare

3.Hazarduri si forwarding in metoda lui Tomasulo.

4.Predictia statica a branch-urilor. Rol si mod de implementare.